Frequenzteiler durch 100000?...

Marte Schwarz · Jan 13, 2023

Hi Hans-Peter,

Genau das gibt Probleme, weil alle EingÃ¤nge mit dem internen I/O Takt
synchronisiert werden. So lese ich das jedenfalls aus den DatenblÃ¤ttern,

Kannst Du das mal konkretisieren, woraus Du das liest?

Z.B. aus dem Edge Detector in diversen Timer Blockschaltbildern
(*simplified* block diagram).

Ãnderungen in den Timer Registern dÃ¼rfen ja nicht wÃ¤hrend einer
Registerabfrage auftreten, mÃ¼ssen also vorher zum Prozessortakt
synchronisiert werden.

Vielen Dank. Zuerst dachte ich auch: Wie blÃ¶d muss man denn sein, um
solch einen Unfug zu fabrizieren, jetzt wirds klarer. Trotzdem ist das
eine blÃ¶de Stelle, die Synchronisierung zu machen. Das wÃ¤re viel
sinnvoller nach dem Timer zu tun. Dann synchronisiert man erst, wenn man
auf den Timer zugreift, indem man da zuvor mal latcht. Ich kann mir
soooo viele sinnvolle Sachen denken, die man mit einem schnellen Timer
und langsamem Prozessortakt realisieren kÃ¶nnte.

Marte

Marte Schwarz · Jan 13, 2023

Hi Leo & Reinhard,

... wie bastel ich denn den am besten?
Ich will von 10 MHz auf 100 Hz.
ist nÃ¤mlich aktuell mit dem RDD104 ein CMOS-Teiler im DIL8-GehÃ¤use
Ã¼bern Weg gelaufen:

Warum auch immerÂ ... ich hab die frÃ¼heren BeitrÃ¤ge verpasst.

10 MHz auf 100 Hz oder sonst wohin, wÃ¼rde ich mit einem AVR-Prozessor
machen, der mÃ¶glichst nahe herumliegt. Da wÃ¼rde ich kein spezielles IC
dafÃ¼r suchen. im nÃ¤chsten Schritt fÃ¤llt Leo noch auf, dass es doch nicht
genau 10.000.000 Hz sind und er doch lieber 10.000.012 Hz auf 100 Hz
herunterteilen mÃ¶chte. Dann sind das beim ÂµC ein paar Bytes, die
anzupassen sind, zur Not wÃ¤hrend des Betriebs.

Marte

Marte Schwarz · Jan 13, 2023

Hi Leo & Reinhard,

... wie bastel ich denn den am besten?
Ich will von 10 MHz auf 100 Hz.
ist nÃ¤mlich aktuell mit dem RDD104 ein CMOS-Teiler im DIL8-GehÃ¤use
Ã¼bern Weg gelaufen:

Warum auch immerÂ ... ich hab die frÃ¼heren BeitrÃ¤ge verpasst.

10 MHz auf 100 Hz oder sonst wohin, wÃ¼rde ich mit einem AVR-Prozessor
machen, der mÃ¶glichst nahe herumliegt. Da wÃ¼rde ich kein spezielles IC
dafÃ¼r suchen. im nÃ¤chsten Schritt fÃ¤llt Leo noch auf, dass es doch nicht
genau 10.000.000 Hz sind und er doch lieber 10.000.012 Hz auf 100 Hz
herunterteilen mÃ¶chte. Dann sind das beim ÂµC ein paar Bytes, die
anzupassen sind, zur Not wÃ¤hrend des Betriebs.

Marte

Peter Heitzer · Jan 13, 2023

Marte Schwarz <marte.schwarz@gmx.de> wrote:

Hi Hans-Peter,
Genau das gibt Probleme, weil alle EingÃ¤nge mit dem internen I/O Takt
synchronisiert werden. So lese ich das jedenfalls aus den DatenblÃ¤ttern,

Kannst Du das mal konkretisieren, woraus Du das liest?

Z.B. aus dem Edge Detector in diversen Timer Blockschaltbildern
(*simplified* block diagram).

Ãnderungen in den Timer Registern dÃ¼rfen ja nicht wÃ¤hrend einer
Registerabfrage auftreten, mÃ¼ssen also vorher zum Prozessortakt
synchronisiert werden.

Vielen Dank. Zuerst dachte ich auch: Wie blÃ¶d muss man denn sein, um
solch einen Unfug zu fabrizieren, jetzt wirds klarer. Trotzdem ist das
eine blÃ¶de Stelle, die Synchronisierung zu machen. Das wÃ¤re viel
sinnvoller nach dem Timer zu tun. Dann synchronisiert man erst, wenn man
auf den Timer zugreift, indem man da zuvor mal latcht. Ich kann mir
soooo viele sinnvolle Sachen denken, die man mit einem schnellen Timer
und langsamem Prozessortakt realisieren kÃ¶nnte.

Dann musst du dafÃ¼r einen PIC nehmen. Allerdings darf der Prozessortakt
auch dort nicht beliebig langsam sein, mindestens 4*fIn/n mit n=Prescaler
Wert. Bei 32 kHz Clock und Prescalerwert 256 wÃ¤ren es aber noch immer
2 MHz.

--
Dipl.-Inform(FH) Peter Heitzer, peter.heitzer@rz.uni-regensburg.de

Peter Heitzer · Jan 13, 2023

Marte Schwarz <marte.schwarz@gmx.de> wrote:

Hi Hans-Peter,
Genau das gibt Probleme, weil alle EingÃ¤nge mit dem internen I/O Takt
synchronisiert werden. So lese ich das jedenfalls aus den DatenblÃ¤ttern,

Kannst Du das mal konkretisieren, woraus Du das liest?

Z.B. aus dem Edge Detector in diversen Timer Blockschaltbildern
(*simplified* block diagram).

Ãnderungen in den Timer Registern dÃ¼rfen ja nicht wÃ¤hrend einer
Registerabfrage auftreten, mÃ¼ssen also vorher zum Prozessortakt
synchronisiert werden.

Vielen Dank. Zuerst dachte ich auch: Wie blÃ¶d muss man denn sein, um
solch einen Unfug zu fabrizieren, jetzt wirds klarer. Trotzdem ist das
eine blÃ¶de Stelle, die Synchronisierung zu machen. Das wÃ¤re viel
sinnvoller nach dem Timer zu tun. Dann synchronisiert man erst, wenn man
auf den Timer zugreift, indem man da zuvor mal latcht. Ich kann mir
soooo viele sinnvolle Sachen denken, die man mit einem schnellen Timer
und langsamem Prozessortakt realisieren kÃ¶nnte.

Dann musst du dafÃ¼r einen PIC nehmen. Allerdings darf der Prozessortakt
auch dort nicht beliebig langsam sein, mindestens 4*fIn/n mit n=Prescaler
Wert. Bei 32 kHz Clock und Prescalerwert 256 wÃ¤ren es aber noch immer
2 MHz.

--
Dipl.-Inform(FH) Peter Heitzer, peter.heitzer@rz.uni-regensburg.de

Gerrit Heitsch · Jan 13, 2023

On 12/16/22 08:08, Marte Schwarz wrote:

Hi Leo & Reinhard,
... wie bastel ich denn den am besten?
Ich will von 10 MHz auf 100 Hz.
ist nÃ¤mlich aktuell mit dem RDD104 ein CMOS-Teiler im DIL8-GehÃ¤use
Ã¼bern Weg gelaufen:

Warum auch immerÂ ... ich hab die frÃ¼heren BeitrÃ¤ge verpasst.

10 MHz auf 100 Hz oder sonst wohin, wÃ¼rde ich mit einem AVR-Prozessor
machen, der mÃ¶glichst nahe herumliegt.

Ob das eine gute Idee ist ergibt sich aus dem Rest der Anforderungen.
Ein Hardwareteiler lÃ¤uft gleich los wenn er Strom bekommt, der ÂµC nicht,
der muss erst durch seinen Reset.

Auch leidet die Reparierbarkeit der Schaltung wenn sie fÃ¼r lÃ¤ngeren
Betrieb (Jahrzehnte) gedacht ist. Im Fehlerfalle musst du nicht nur
einen passenden ÂµC auftreiben sondern auch die Software wieder finden
und in den ÂµC programmieren anstatt einfach den defekten Teiler-IC zu
tauschen.

Als Teilerchip wÃ¼rde ich mir den 74HC4059 genauer anschauen, notfalls
kaskadiert.

Gerrit

Gerrit Heitsch · Jan 13, 2023

On 12/16/22 08:08, Marte Schwarz wrote:

Hi Leo & Reinhard,
... wie bastel ich denn den am besten?
Ich will von 10 MHz auf 100 Hz.
ist nÃ¤mlich aktuell mit dem RDD104 ein CMOS-Teiler im DIL8-GehÃ¤use
Ã¼bern Weg gelaufen:

Warum auch immerÂ ... ich hab die frÃ¼heren BeitrÃ¤ge verpasst.

10 MHz auf 100 Hz oder sonst wohin, wÃ¼rde ich mit einem AVR-Prozessor
machen, der mÃ¶glichst nahe herumliegt.

Ob das eine gute Idee ist ergibt sich aus dem Rest der Anforderungen.
Ein Hardwareteiler lÃ¤uft gleich los wenn er Strom bekommt, der ÂµC nicht,
der muss erst durch seinen Reset.

Auch leidet die Reparierbarkeit der Schaltung wenn sie fÃ¼r lÃ¤ngeren
Betrieb (Jahrzehnte) gedacht ist. Im Fehlerfalle musst du nicht nur
einen passenden ÂµC auftreiben sondern auch die Software wieder finden
und in den ÂµC programmieren anstatt einfach den defekten Teiler-IC zu
tauschen.

Als Teilerchip wÃ¼rde ich mir den 74HC4059 genauer anschauen, notfalls
kaskadiert.

Gerrit

Hans-Peter Diettrich · Jan 13, 2023

On 12/16/22 8:08 AM, Marte Schwarz wrote:

10 MHz auf 100 Hz oder sonst wohin, wÃ¼rde ich mit einem AVR-Prozessor
machen, der mÃ¶glichst nahe herumliegt.

Du meinst den mit den 10 MHz betreiben?

DoDi

Hans-Peter Diettrich · Jan 13, 2023

On 12/16/22 8:08 AM, Marte Schwarz wrote:

10 MHz auf 100 Hz oder sonst wohin, wÃ¼rde ich mit einem AVR-Prozessor
machen, der mÃ¶glichst nahe herumliegt.

Du meinst den mit den 10 MHz betreiben?

DoDi

Leo Baumann · Jan 13, 2023

Am 16.12.2022 um 08:34 schrieb Gerrit Heitsch:

Ob das eine gute Idee ist ergibt sich aus dem Rest der Anforderungen.
Ein Hardwareteiler lÃ¤uft gleich los wenn er Strom bekommt, der ÂµC nicht,
der muss erst durch seinen Reset.

Auch leidet die Reparierbarkeit der Schaltung wenn sie fÃ¼r lÃ¤ngeren
Betrieb (Jahrzehnte) gedacht ist. Im Fehlerfalle musst du nicht nur
einen passenden ÂµC auftreiben sondern auch die Software wieder finden
und in den ÂµC programmieren anstatt einfach den defekten Teiler-IC zu
tauschen.

Als Teilerchip wÃ¼rde ich mir den 74HC4059 genauer anschauen, notfalls
kaskadiert.

Einen Prozessor wÃ¼rde ich ablehnen. Hinreichend GrÃ¼nde wurden bereits
weiter oben genannt.-

Wenn ich das richtig verstehe, muss beim 74HC4059 der LE-Eingang LOW
sein und ansonsten ist Duty Cycle im Ausgang 50%. - Fein ...

GrÃ¼Ãe

Leo Baumann · Jan 13, 2023

Am 16.12.2022 um 08:34 schrieb Gerrit Heitsch:

Ob das eine gute Idee ist ergibt sich aus dem Rest der Anforderungen.
Ein Hardwareteiler lÃ¤uft gleich los wenn er Strom bekommt, der ÂµC nicht,
der muss erst durch seinen Reset.

Auch leidet die Reparierbarkeit der Schaltung wenn sie fÃ¼r lÃ¤ngeren
Betrieb (Jahrzehnte) gedacht ist. Im Fehlerfalle musst du nicht nur
einen passenden ÂµC auftreiben sondern auch die Software wieder finden
und in den ÂµC programmieren anstatt einfach den defekten Teiler-IC zu
tauschen.

Als Teilerchip wÃ¼rde ich mir den 74HC4059 genauer anschauen, notfalls
kaskadiert.

Einen Prozessor wÃ¼rde ich ablehnen. Hinreichend GrÃ¼nde wurden bereits
weiter oben genannt.-

Wenn ich das richtig verstehe, muss beim 74HC4059 der LE-Eingang LOW
sein und ansonsten ist Duty Cycle im Ausgang 50%. - Fein ...

GrÃ¼Ãe

Gerrit Heitsch · Jan 13, 2023

On 12/16/22 12:43, Leo Baumann wrote:

Am 16.12.2022 um 08:34 schrieb Gerrit Heitsch:
Ob das eine gute Idee ist ergibt sich aus dem Rest der Anforderungen.
Ein Hardwareteiler lÃ¤uft gleich los wenn er Strom bekommt, der ÂµC
nicht, der muss erst durch seinen Reset.

Auch leidet die Reparierbarkeit der Schaltung wenn sie fÃ¼r lÃ¤ngeren
Betrieb (Jahrzehnte) gedacht ist. Im Fehlerfalle musst du nicht nur
einen passenden ÂµC auftreiben sondern auch die Software wieder finden
und in den ÂµC programmieren anstatt einfach den defekten Teiler-IC zu
tauschen.

Als Teilerchip wÃ¼rde ich mir den 74HC4059 genauer anschauen, notfalls
kaskadiert.

Einen Prozessor wÃ¼rde ich ablehnen. Hinreichend GrÃ¼nde wurden bereits
weiter oben genannt.-

Wenn ich das richtig verstehe, muss beim 74HC4059 der LE-Eingang LOW
sein und ansonsten ist Duty Cycle im Ausgang 50%. - Fein ...

Das ist etwas unklar geschrieben, aber selbst wenn nicht, so einstellen,
daÃ die genetierte Frequenz doppelt so hoch ist wie gewÃ¼nscht und ein
D-Flipflop nachschalten und schon hat man 50% Duty Cycle.

Gerrit

Gerrit Heitsch · Jan 13, 2023

On 12/16/22 12:43, Leo Baumann wrote:

Am 16.12.2022 um 08:34 schrieb Gerrit Heitsch:
Ob das eine gute Idee ist ergibt sich aus dem Rest der Anforderungen.
Ein Hardwareteiler lÃ¤uft gleich los wenn er Strom bekommt, der ÂµC
nicht, der muss erst durch seinen Reset.

Auch leidet die Reparierbarkeit der Schaltung wenn sie fÃ¼r lÃ¤ngeren
Betrieb (Jahrzehnte) gedacht ist. Im Fehlerfalle musst du nicht nur
einen passenden ÂµC auftreiben sondern auch die Software wieder finden
und in den ÂµC programmieren anstatt einfach den defekten Teiler-IC zu
tauschen.

Als Teilerchip wÃ¼rde ich mir den 74HC4059 genauer anschauen, notfalls
kaskadiert.

Einen Prozessor wÃ¼rde ich ablehnen. Hinreichend GrÃ¼nde wurden bereits
weiter oben genannt.-

Wenn ich das richtig verstehe, muss beim 74HC4059 der LE-Eingang LOW
sein und ansonsten ist Duty Cycle im Ausgang 50%. - Fein ...

Das ist etwas unklar geschrieben, aber selbst wenn nicht, so einstellen,
daÃ die genetierte Frequenz doppelt so hoch ist wie gewÃ¼nscht und ein
D-Flipflop nachschalten und schon hat man 50% Duty Cycle.

Gerrit

Leo Baumann · Jan 13, 2023

Am 16.12.2022 um 14:37 schrieb Gerrit Heitsch:

Wenn ich das richtig verstehe, muss beim 74HC4059 der LE-Eingang LOW
sein und ansonsten ist Duty Cycle im Ausgang 50%. - Fein ...

Das ist etwas unklar geschrieben, aber selbst wenn nicht, so einstellen,
daÃ die genetierte Frequenz doppelt so hoch ist wie gewÃ¼nscht und ein
D-Flipflop nachschalten und schon hat man 50% Duty Cycle.

Da steht nur im Datenblatt, dass fÃ¼r fmax input duty cycle 50% sein soll.-

Ãber output duty cycle steht da gar nichts.

https://www.ti.com/lit/ds/symlink/cd74hc4059.pdf?ts=1671175846072&ref_url=https%253A%252F%252Fwww.google.com%252F

GrÃ¼Ãe

Leo Baumann · Jan 13, 2023

Am 16.12.2022 um 14:37 schrieb Gerrit Heitsch:

Wenn ich das richtig verstehe, muss beim 74HC4059 der LE-Eingang LOW
sein und ansonsten ist Duty Cycle im Ausgang 50%. - Fein ...

Das ist etwas unklar geschrieben, aber selbst wenn nicht, so einstellen,
daÃ die genetierte Frequenz doppelt so hoch ist wie gewÃ¼nscht und ein
D-Flipflop nachschalten und schon hat man 50% Duty Cycle.

Da steht nur im Datenblatt, dass fÃ¼r fmax input duty cycle 50% sein soll.-

Ãber output duty cycle steht da gar nichts.

https://www.ti.com/lit/ds/symlink/cd74hc4059.pdf?ts=1671175846072&ref_url=https%253A%252F%252Fwww.google.com%252F

GrÃ¼Ãe

Stefan Wiens · Jan 13, 2023

Leo Baumann <ib@leobaumann.de> writes:

Am 16.12.2022 um 14:37 schrieb Gerrit Heitsch:
Wenn ich das richtig verstehe, muss beim 74HC4059 der LE-Eingang
LOW sein und ansonsten ist Duty Cycle im Ausgang 50%. - Fein ...

Das ist etwas unklar geschrieben, aber selbst wenn nicht, so
einstellen, daß die genetierte Frequenz doppelt so hoch ist wie
gewünscht und ein D-Flipflop nachschalten und schon hat man 50% Duty
Cycle.

Da steht nur im Datenblatt, dass für fmax input duty cycle 50% sein soll.-

Über output duty cycle steht da gar nichts.

https://www.ti.com/lit/ds/symlink/cd74hc4059.pdf?ts=1671175846072&ref_url=https%253A%252F%252Fwww.google.com%252F

| The output signal is a pulse one clock cycle wide
^^^^^^^^^^^^^^^^^^^^
| occurring at a rate equal to the input frequency divide by N.

--
Stefan

Stefan Wiens · Jan 13, 2023

Leo Baumann <ib@leobaumann.de> writes:

Am 16.12.2022 um 14:37 schrieb Gerrit Heitsch:
Wenn ich das richtig verstehe, muss beim 74HC4059 der LE-Eingang
LOW sein und ansonsten ist Duty Cycle im Ausgang 50%. - Fein ...

Das ist etwas unklar geschrieben, aber selbst wenn nicht, so
einstellen, daß die genetierte Frequenz doppelt so hoch ist wie
gewünscht und ein D-Flipflop nachschalten und schon hat man 50% Duty
Cycle.

Da steht nur im Datenblatt, dass für fmax input duty cycle 50% sein soll.-

Über output duty cycle steht da gar nichts.

https://www.ti.com/lit/ds/symlink/cd74hc4059.pdf?ts=1671175846072&ref_url=https%253A%252F%252Fwww.google.com%252F

| The output signal is a pulse one clock cycle wide
^^^^^^^^^^^^^^^^^^^^
| occurring at a rate equal to the input frequency divide by N.

--
Stefan

Andreas Graebe · Jan 13, 2023

Am Fri, 16 Dec 2022 10:24:30 +0100 schrieb Hans-Peter Diettrich:

On 12/16/22 8:08 AM, Marte Schwarz wrote:

10 MHz auf 100 Hz oder sonst wohin, wÃ¼rde ich mit einem AVR-Prozessor
machen, der mÃ¶glichst nahe herumliegt.

Du meinst den mit den 10 MHz betreiben?

DoDi

Das dÃ¼rfte die gÃ¼nstigste LÃ¶sung sein, da tut es der billigste Tiny13(a).
Eingangsfrequenz als Prozessortakt, Timer mit Vorteiler (durch 8) im CTC-
Modus mit Reload = 250 macht eine Interruptfrequenz von 5 KHz. In der
Serviceroutine einen SoftwarezÃ¤hler bis 25, dann einen Portpin toggeln,
das macht ein einziger Assemblerbefehl.

Alternativ den Takt erst einmal durch zwei teilen, dafÃ¼r Reload mit 125
aufsetzen, macht dasselbe und braucht ggf. weniger Strom.

Sollte nur ein paar Dutzend Assemblerbefehle brauchen, Hauptprogramm
besteht nur aus Endlosschleife mit Sleep-Befehl.

Pulsweite am Ausgang ist damit automatisch 50%.

Andreas Graebe · Jan 13, 2023

Am Fri, 16 Dec 2022 10:24:30 +0100 schrieb Hans-Peter Diettrich:

On 12/16/22 8:08 AM, Marte Schwarz wrote:

10 MHz auf 100 Hz oder sonst wohin, wÃ¼rde ich mit einem AVR-Prozessor
machen, der mÃ¶glichst nahe herumliegt.

Du meinst den mit den 10 MHz betreiben?

DoDi

Das dÃ¼rfte die gÃ¼nstigste LÃ¶sung sein, da tut es der billigste Tiny13(a).
Eingangsfrequenz als Prozessortakt, Timer mit Vorteiler (durch 8) im CTC-
Modus mit Reload = 250 macht eine Interruptfrequenz von 5 KHz. In der
Serviceroutine einen SoftwarezÃ¤hler bis 25, dann einen Portpin toggeln,
das macht ein einziger Assemblerbefehl.

Alternativ den Takt erst einmal durch zwei teilen, dafÃ¼r Reload mit 125
aufsetzen, macht dasselbe und braucht ggf. weniger Strom.

Sollte nur ein paar Dutzend Assemblerbefehle brauchen, Hauptprogramm
besteht nur aus Endlosschleife mit Sleep-Befehl.

Pulsweite am Ausgang ist damit automatisch 50%.

Leo Baumann · Jan 13, 2023

Am 16.12.2022 um 16:12 schrieb Stefan Wiens:

The output signal is a pulse one clock cycle wide
^^^^^^^^^^^^^^^^^^^^
| occurring at a rate equal to the input frequency divide by N.

ah - ok - danke

Frequenzteiler durch 100000?...

Marte Schwarz

Guest

Marte Schwarz

Guest

Marte Schwarz

Guest

Peter Heitzer

Guest

Peter Heitzer

Guest

Gerrit Heitsch

Guest

Gerrit Heitsch

Guest

Hans-Peter Diettrich

Guest

Hans-Peter Diettrich

Guest

Leo Baumann

Guest

Leo Baumann

Guest

Gerrit Heitsch

Guest

Gerrit Heitsch

Guest

Leo Baumann

Guest

Leo Baumann

Guest

Stefan Wiens

Guest

Stefan Wiens

Guest

Andreas Graebe

Guest

Andreas Graebe

Guest

Leo Baumann

Guest

Log in

Welcome to EDABoard.com

Sponsor