Frequenzteiler durch 100000?...

Am 16.12.2022 um 16:12 schrieb Stefan Wiens:
The output signal is a pulse one clock cycle wide
^^^^^^^^^^^^^^^^^^^^
| occurring at a rate equal to the input frequency divide by N.

ah - ok - danke
 
Am 21.12.2022 um 18:18 schrieb Andreas Graebe:

Das dürfte die günstigste Lösung sein, da tut es der billigste Tiny13(a).
Eingangsfrequenz als Prozessortakt, Timer mit Vorteiler (durch 8) im CTC-

Darauf hatte ich bereits in <jmrql4Fml7sU1@mid.individual.net> hingewiesen,
aber das war dem Herren nicht genehm.

Bernd
 
Am 21.12.2022 um 18:18 schrieb Andreas Graebe:

Das dürfte die günstigste Lösung sein, da tut es der billigste Tiny13(a).
Eingangsfrequenz als Prozessortakt, Timer mit Vorteiler (durch 8) im CTC-

Darauf hatte ich bereits in <jmrql4Fml7sU1@mid.individual.net> hingewiesen,
aber das war dem Herren nicht genehm.

Bernd
 
Am 16.12.2022 um 16:12 schrieb Stefan Wiens:
https://www.ti.com/lit/ds/symlink/cd74hc4059.pdf?ts=1671175846072&ref_url=https%253A%252F%252Fwww.google.com%252F
| The output signal is a pulse one clock cycle wide
^^^^^^^^^^^^^^^^^^^^
| occurring at a rate equal to the input frequency divide by N.

Also doch die doppelte Frequenz generieren und einen 74HC74 nachschalten :(

:)
 
Am 16.12.2022 um 16:12 schrieb Stefan Wiens:
https://www.ti.com/lit/ds/symlink/cd74hc4059.pdf?ts=1671175846072&ref_url=https%253A%252F%252Fwww.google.com%252F
| The output signal is a pulse one clock cycle wide
^^^^^^^^^^^^^^^^^^^^
| occurring at a rate equal to the input frequency divide by N.

Also doch die doppelte Frequenz generieren und einen 74HC74 nachschalten :(

:)
 
Am Wed, 21 Dec 2022 19:01:42 +0100 schrieb Bernd Laengerich:

Am 21.12.2022 um 18:18 schrieb Andreas Graebe:

Das dürfte die günstigste Lösung sein, da tut es der billigste
Tiny13(a).
Eingangsfrequenz als Prozessortakt, Timer mit Vorteiler (durch 8) im
CTC-

Darauf hatte ich bereits in <jmrql4Fml7sU1@mid.individual.net
hingewiesen,
aber das war dem Herren nicht genehm.

Bernd

Warum denn auch einfach und preisgünstig, wenn es stattdessen kompliziert
und teuer geht? Keine Ahnung, welche ideologischen Gründe dagegen
sprechen.
 
Am Wed, 21 Dec 2022 19:01:42 +0100 schrieb Bernd Laengerich:

Am 21.12.2022 um 18:18 schrieb Andreas Graebe:

Das dürfte die günstigste Lösung sein, da tut es der billigste
Tiny13(a).
Eingangsfrequenz als Prozessortakt, Timer mit Vorteiler (durch 8) im
CTC-

Darauf hatte ich bereits in <jmrql4Fml7sU1@mid.individual.net
hingewiesen,
aber das war dem Herren nicht genehm.

Bernd

Warum denn auch einfach und preisgünstig, wenn es stattdessen kompliziert
und teuer geht? Keine Ahnung, welche ideologischen Gründe dagegen
sprechen.
 
On 12/16/22 16:12, Stefan Wiens wrote:
Leo Baumann <ib@leobaumann.de> writes:

Am 16.12.2022 um 14:37 schrieb Gerrit Heitsch:
Wenn ich das richtig verstehe, muss beim 74HC4059 der LE-Eingang
LOW sein und ansonsten ist Duty Cycle im Ausgang 50%. - Fein ...

Das ist etwas unklar geschrieben, aber selbst wenn nicht, so
einstellen, daß die genetierte Frequenz doppelt so hoch ist wie
gewünscht und ein D-Flipflop nachschalten und schon hat man 50% Duty
Cycle.

Da steht nur im Datenblatt, dass für fmax input duty cycle 50% sein soll.-

Über output duty cycle steht da gar nichts.

https://www.ti.com/lit/ds/symlink/cd74hc4059.pdf?ts=1671175846072&ref_url=https%253A%252F%252Fwww.google.com%252F

| The output signal is a pulse one clock cycle wide
^^^^^^^^^^^^^^^^^^^^

Ja, aber das kann man mittels dem LE-Eingang ändern. So liest es sich
zumindest im Datenblatt.

Gerrit
 
On 12/16/22 16:12, Stefan Wiens wrote:
Leo Baumann <ib@leobaumann.de> writes:

Am 16.12.2022 um 14:37 schrieb Gerrit Heitsch:
Wenn ich das richtig verstehe, muss beim 74HC4059 der LE-Eingang
LOW sein und ansonsten ist Duty Cycle im Ausgang 50%. - Fein ...

Das ist etwas unklar geschrieben, aber selbst wenn nicht, so
einstellen, daß die genetierte Frequenz doppelt so hoch ist wie
gewünscht und ein D-Flipflop nachschalten und schon hat man 50% Duty
Cycle.

Da steht nur im Datenblatt, dass für fmax input duty cycle 50% sein soll.-

Über output duty cycle steht da gar nichts.

https://www.ti.com/lit/ds/symlink/cd74hc4059.pdf?ts=1671175846072&ref_url=https%253A%252F%252Fwww.google.com%252F

| The output signal is a pulse one clock cycle wide
^^^^^^^^^^^^^^^^^^^^

Ja, aber das kann man mittels dem LE-Eingang ändern. So liest es sich
zumindest im Datenblatt.

Gerrit
 
Am 16.12.2022 um 16:12 schrieb Stefan Wiens:

https://www.ti.com/lit/ds/symlink/cd74hc4059.pdf?ts=1671175846072&ref_url=https%253A%252F%252Fwww.google.com%252F
| The output signal is a pulse one clock cycle wide
^^^^^^^^^^^^^^^^^^^^
| occurring at a rate equal to the input frequency divide by N.

kompliziert einzustellen, will man durch 10000 teilen bei 50% duty cycle
am Ausgang wird gefordert:

Latch Enable = L

Ka = H
Kb = L
Kc = H
Kc = L by power on, 3 cycles of input clock
das ergibt Mode 5 mit Master Preset

Preset = 5000/5 = 1000
N=5*(1000*1 + 100*0 + 10*0 + 1*0)+0

J1 J2 J3 J4 J5 J6 J7 J8 J9 J10 J11 J11 J12 J13 J14 J15 J16
L L L H L L L L L L L L L L L L L

und anschließend ein D-FF, damit sich 50% duty cycle einstellt


komplikaziert!!! :)
 
Am 16.12.2022 um 16:12 schrieb Stefan Wiens:

https://www.ti.com/lit/ds/symlink/cd74hc4059.pdf?ts=1671175846072&ref_url=https%253A%252F%252Fwww.google.com%252F
| The output signal is a pulse one clock cycle wide
^^^^^^^^^^^^^^^^^^^^
| occurring at a rate equal to the input frequency divide by N.

kompliziert einzustellen, will man durch 10000 teilen bei 50% duty cycle
am Ausgang wird gefordert:

Latch Enable = L

Ka = H
Kb = L
Kc = H
Kc = L by power on, 3 cycles of input clock
das ergibt Mode 5 mit Master Preset

Preset = 5000/5 = 1000
N=5*(1000*1 + 100*0 + 10*0 + 1*0)+0

J1 J2 J3 J4 J5 J6 J7 J8 J9 J10 J11 J11 J12 J13 J14 J15 J16
L L L H L L L L L L L L L L L L L

und anschließend ein D-FF, damit sich 50% duty cycle einstellt


komplikaziert!!! :)
 
On 12/21/22 09:21, Marte Schwarz wrote:

Vielen Dank. Zuerst dachte ich auch: Wie blöd muss man denn sein, um
solch einen Unfug zu fabrizieren, jetzt wirds klarer. Trotzdem ist das
eine blöde Stelle, die Synchronisierung zu machen. Das wäre viel
sinnvoller nach dem Timer zu tun. Dann synchronisiert man erst, wenn man
auf den Timer zugreift, indem man da zuvor mal latcht.

Sinnvollerweise läßt man die bereits implementierte Synchronisation für
alle Eingänge auch bei Timern mitlaufen.

Ich kann mir
soooo viele sinnvolle Sachen denken, die man mit einem schnellen Timer
und langsamem Prozessortakt realisieren könnte.

Sinnvollerweise legt man dann den Controller zwischendrin schlafen, wenn
man Energie sparen möchte.

DoDi
 
On 12/21/22 09:21, Marte Schwarz wrote:

Vielen Dank. Zuerst dachte ich auch: Wie blöd muss man denn sein, um
solch einen Unfug zu fabrizieren, jetzt wirds klarer. Trotzdem ist das
eine blöde Stelle, die Synchronisierung zu machen. Das wäre viel
sinnvoller nach dem Timer zu tun. Dann synchronisiert man erst, wenn man
auf den Timer zugreift, indem man da zuvor mal latcht.

Sinnvollerweise läßt man die bereits implementierte Synchronisation für
alle Eingänge auch bei Timern mitlaufen.

Ich kann mir
soooo viele sinnvolle Sachen denken, die man mit einem schnellen Timer
und langsamem Prozessortakt realisieren könnte.

Sinnvollerweise legt man dann den Controller zwischendrin schlafen, wenn
man Energie sparen möchte.

DoDi
 
On 12/21/22 18:18, Andreas Graebe wrote:
Am Fri, 16 Dec 2022 10:24:30 +0100 schrieb Hans-Peter Diettrich:

Du meinst den mit den 10 MHz betreiben?

Das dürfte die günstigste Lösung sein, da tut es der billigste Tiny13(a).
Eingangsfrequenz als Prozessortakt, Timer mit Vorteiler (durch 8) im CTC-
Modus mit Reload = 250 macht eine Interruptfrequenz von 5 KHz. In der
Serviceroutine einen Softwarezähler bis 25, dann einen Portpin toggeln,
das macht ein einziger Assemblerbefehl.

Noch einfacher wäre es, einen 16 Bit Timer für die 5er zu nehmen und den
Vorteiler für die 2er. Dann kann man den Ausgangstakt auch bei
schlafendem Controller erhalten.

DoDi
 
On 12/21/22 18:18, Andreas Graebe wrote:
Am Fri, 16 Dec 2022 10:24:30 +0100 schrieb Hans-Peter Diettrich:

Du meinst den mit den 10 MHz betreiben?

Das dürfte die günstigste Lösung sein, da tut es der billigste Tiny13(a).
Eingangsfrequenz als Prozessortakt, Timer mit Vorteiler (durch 8) im CTC-
Modus mit Reload = 250 macht eine Interruptfrequenz von 5 KHz. In der
Serviceroutine einen Softwarezähler bis 25, dann einen Portpin toggeln,
das macht ein einziger Assemblerbefehl.

Noch einfacher wäre es, einen 16 Bit Timer für die 5er zu nehmen und den
Vorteiler für die 2er. Dann kann man den Ausgangstakt auch bei
schlafendem Controller erhalten.

DoDi
 
Hans-Peter Diettrich schrieb:
On 12/16/22 8:08 AM, Marte Schwarz wrote:

10 MHz auf 100 Hz oder sonst wohin, würde ich mit einem AVR-Prozessor machen, der möglichst nahe herumliegt.

Du meinst den mit den 10 MHz betreiben?

Ach watt. Mit heute üblichen Prozzis kannste auch 100 MHz per
Interrupt abarbeiten oder den Eingang gelegentlich pollen.
Bei 10 MHz ist der zu 99% im deep sleep.
*duck*

--
mfg Rolf Bombach
 
Hans-Peter Diettrich schrieb:
On 12/16/22 8:08 AM, Marte Schwarz wrote:

10 MHz auf 100 Hz oder sonst wohin, würde ich mit einem AVR-Prozessor machen, der möglichst nahe herumliegt.

Du meinst den mit den 10 MHz betreiben?

Ach watt. Mit heute üblichen Prozzis kannste auch 100 MHz per
Interrupt abarbeiten oder den Eingang gelegentlich pollen.
Bei 10 MHz ist der zu 99% im deep sleep.
*duck*

--
mfg Rolf Bombach
 
Am 17.12.2022 um 23:39 schrieb Rolf Bombach:
Hans-Peter Diettrich schrieb:
On 12/16/22 8:08 AM, Marte Schwarz wrote:

10 MHz auf 100 Hz oder sonst wohin, würde ich mit einem AVR-Prozessor
machen, der möglichst nahe herumliegt.

Du meinst den mit den 10 MHz betreiben?

Ach watt. Mit heute üblichen Prozzis kannste auch 100 MHz per
Interrupt abarbeiten oder den Eingang gelegentlich pollen.
Bei 10 MHz ist der zu 99% im deep sleep.
*duck*

Erst 1, dann 2, dann 3, dann 4, dann ist der 5. Prozessortaktzyklus auf
dem Papier :)
 
Am 17.12.2022 um 23:39 schrieb Rolf Bombach:
Hans-Peter Diettrich schrieb:
On 12/16/22 8:08 AM, Marte Schwarz wrote:

10 MHz auf 100 Hz oder sonst wohin, würde ich mit einem AVR-Prozessor
machen, der möglichst nahe herumliegt.

Du meinst den mit den 10 MHz betreiben?

Ach watt. Mit heute üblichen Prozzis kannste auch 100 MHz per
Interrupt abarbeiten oder den Eingang gelegentlich pollen.
Bei 10 MHz ist der zu 99% im deep sleep.
*duck*

Erst 1, dann 2, dann 3, dann 4, dann ist der 5. Prozessortaktzyklus auf
dem Papier :)
 
On 12/17/22 11:39 PM, Rolf Bombach wrote:
Hans-Peter Diettrich schrieb:
On 12/16/22 8:08 AM, Marte Schwarz wrote:

10 MHz auf 100 Hz oder sonst wohin, würde ich mit einem AVR-Prozessor
machen, der möglichst nahe herumliegt.

Du meinst den mit den 10 MHz betreiben?

Ach watt. Mit heute üblichen Prozzis

Die liegen dann aber kaum nahe herum.

kannste auch 100 MHz per
Interrupt abarbeiten oder den Eingang gelegentlich pollen.
Bei 10 MHz ist der zu 99% im deep sleep.

Bei den eher herumliegenden 16MHz Versionen spuckt oft schon die
Hardware dazwischen mit Synchronisation etc. und erlaubt damit kein 10
MHz Eingangssignal.

> *duck*

Luftfahrt Prof.: Mit genügend Power bekommt man auch einen Amboss zum
Fliegen.

DoDi
 

Welcome to EDABoard.com

Sponsor

Back
Top