Keine Jobs trotz vieler Anzeigen

[MaWin]

Georg Acher <acher@in.tum.de> schrieb im Beitrag <boei5q$b25$1@wsc10.lrz-muenchen.de>...

[X] So ein Blödsinn.
[ ] Du hast schon mal was Richtiges in VHDL gemacht.

Du haettest doch vor dem Posten dem Link folgen sollen (VHDL in FAQ
suchen), dann waere deine Antwort wohl anders ausgefallen, zu dem
haettest du festgestellt, das die Feststellungen (die ich teile)
durchaus von einem VHDL-Erfahrenen stammen.

(Da ich VHDL hasse, verwende ich VHDL nicht, obwohl mit jetmarc
sein Ansatz die Sache wesentlich sympatischer macht).
--
Manfred Winterhoff, reply-to invalid, use mawin at despammed.com
homepage: http://www.geocities.com/mwinterhoff/
de.sci.electronics FAQ: http://dse-faq.elektronik-kompendium.de/
Read 'Art of Electronics' Horowitz/Hill before you ask.
Lese 'Hohe Schule der Elektronik 1+2' bevor du fragst.

 

[Rainer Buchty]

In article <42elqvs231825acuu0g4evhkdkp1mh9sc7@4ax.com>,
Oliver Bartels <spamtrap@bartels.de> writes:
|> ( Ich sage nur CPLD Programmierung ;-)
|>
|> Ich sehe dann halt, wie die Absolventen in der freien Wirtschaft für
|> jeden Pipifax ein Spezialseminar belegen und ohne
|> "wir lesen das Handbuch gemeinsam" rein garnichts mehr geht ...

Und selbst das... Nimm sie an der Hand. Erklär ihnen, wie man einen Zähler
aufbaut, wie man damit einen Teiler konstruiert. Erzähle ihnen, daß "wait
for x Zeiteinheiten" nur für die Simulation taugt und die Verwendung in
synthetisierbaren Modellen unter Todesstrafe steht. Stell ihnen dann die
Klausuraufgabe, sie sollen auf Basis eines 1 MHz-Taktes einen Sekundentakt
erzeugen mit 50% Pulsbreite und was findest Du in immer noch 30% der Fälle?

while(1) loop
out<='0';
wait for 0.5 s;
out<='1';
wait for 0.5 s;
end loop;

(Und ja, oft genug steht da sogar 1s und/oder es wird nur ein einzelner
0/1-Übergang erzeugt...)

|> Mit *den* Leuten macht man keine neuen Technologien und
|> innovativen Produkte, da geht alles nur nach Schema F.

Oh, bei Freiform-Lösungen sind sie sehr innovativ... Die Lösung einer ähnlichen
Aufgabe (mit 4-Bit Zähler) habe ich auch schon über mehrere Seiten incl.
Beschwerde, daß der Platz für die Lösung nicht ausreicht, gesehen.

Rainer

 

[Georg Acher]

In article <01c3a4b8$749a1aa0$0100007f@amdk6-300>,
"MaWin" <me@privacy.net> writes:
|> Georg Acher <acher@in.tum.de> schrieb im Beitrag <boei5q$b25$1@wsc10.lrz-muenchen.de>...
|> >
|> > [X] So ein Blödsinn.
|> > [ ] Du hast schon mal was Richtiges in VHDL gemacht.
|>
|> Du haettest doch vor dem Posten dem Link folgen sollen (VHDL in FAQ
|> suchen), dann waere deine Antwort wohl anders ausgefallen, zu dem
|> haettest du festgestellt, das die Feststellungen (die ich teile)
|> durchaus von einem VHDL-Erfahrenen stammen.

Ich kennen den Teil aus der FAQ durchaus. Ich war auch mal der Ansicht, dass man
alles von VHDL, was nicht if heisst, grundsätzlich für echte Chips vergessen
sollte (BTW: Die Studis bekommen auch nichts anderes gesagt, effektiv sehen die
nur 5% von VHDL). Die Beschränkung geht bei Kleinkram gut, also genau bei dem
Zeug, was auch mit Schaltplänen noch überschaubar ist.

Aber alles, was über ein paar kleine Automaten hinausgeht, kann mit den
Zusatzfeatures viel schneller beschrieben werden und vor allem auch getestet
werden.

Beispiele:

- Typsicherheit, am Anfang gehasst, nach einiger Zeit heiss geliebt. Gerade wenn
man mit echten Zahlen umgeht und rechnet, hilft es ungemein, wenn man explizit
sagen muss, ob man signed oder unsigned will.

- Generics: Wenn man einmal anfängt, seine eigenen Module (Speicher, FIFOs,
Registerbänke) parametrisierbar zu machen, spart man sich eine Menge Zeit. Da
fällt auch noch "Generate" rein: Die Möglichkeit, Komponenten (z.B.
FPGA-Primitive) automatisch mit Schleifen und Bedingungen zu synthetisieren und
gleich verdrahten.

- Records sind DIE Möglichkeit, zig Signale zusammenzufassen und bequem durch das
ganze Design zu führen.

- Komplizierte Statemachines mit >20 Ausgangsignalen (zB. CPU-Leitwerk) sind in
der Waveformsimulation nicht mehr zu überblicken. Mit einem printf (gibts für
VHDL!) dagegen auf der Textconsole wunderbar. Auch sonst hilft bei bestimmten
Problemen printf-Debugging viel.

- Wenn der Chip irgendwelche Signalverarbeitung macht: Ein- und Ausgaben direkt
aus Files heraus verarbeiten und überprüfen

- Simulationsüberwachung: Mit den ganzen nicht-synthetsierbaren Kommandos lässt
sich öft recht eine Überprüfung der Simulationsergebnisse erledigen. D.h. das
Ding testet sich selbst und kann auf die Werte, die aus der Simulation kommen,
selbst wieder reagieren.

etc. pp.

|> (Da ich VHDL hasse, verwende ich VHDL nicht, obwohl mit jetmarc
|> sein Ansatz die Sache wesentlich sympatischer macht).

BTW: Ich habe mit VHDL so um 1995 angefangen (bzw. wurde dazu gezwungen...). Ich
hatte damals schon die übelsten Gerüchte gehört (2 Stunden für einen 4Bit-Zähler
etc.). Im Nachhinein bin ich froh, dass ich nicht drauf gehört habe. Und falls
du mich jetzt als Theoretiker beleidigen willst, komme ich persönlich vorbei und
haue dir die zig FPGA-Platinen von mir um die Ohren, die mit VHDL "laufen" ;-)

--
Georg Acher, acher@in.tum.de
http://wwwbode.in.tum.de/~acher
"Oh no, not again !" The bowl of petunias

 

[Axel Schwenke]

"MaWin" <me@privacy.net> wrote:

Rafael Deliano <Rafael_Deliano@t-online.de> schrieb:

Sollen somit wirklich alle Abiturienten studieren ?

Rafael, achte mal lieber wieder auf Zahlen, statt veralteten Populismus
zu verbreiten.
Deutschland hat im europaeischen Vergleich sehr wenig gut ausgebildete
Leute. Zu wenig Abiturienten, zu wenig Studenten, zu wenig von allem.

Das ist Unsinn. Menschen werden nicht intelligenter (leistungsfähiger,
was auch immer) nur dadurch, daß sie studieren oder promovieren.
Im Gegenteil, je mehr (prozentual) Schulabgänger eines Jahrgangs ein
Studium oder eine Promovation abschließen, desto mehr wird der
entsprechende Titel *entwertet*. Ich kriege jedesmal Kotzkrämpfe, wenn
ich eine Null erleben darf, die mir zwar auf dem Papier ebenbürtig ist;
ihren Titel aber nur der Tatsache verdankt, daß die Hochschulen keinen
mehr exmatrikulieren, weil sie ihre Mittel "pro Kopf" erhalten.

So wie du "promoviert" mit "hat nach abgeschlossenem Studium keinen Job
gefunden" übersetzt, sage ich: "hat studiert" = "war zu faul/unfähig
einen Beruf zu erlernen". Insbesondere bei Wischiwaschi-Fächern wie BWL.

PS: ich habe Berufsabschluß *und* Diplom. Promovierung habe ich stecken
lassen und statt dessen lieber etwas Praxis geschnuppert. Die
Möglichkeit zur Promovierung war gegeben.

PPS: Elektronik-Facharbeiter, Dipl-Math. (FH)


XL
--
Das ist halt der Unterschied: Unix ist ein Betriebssystem mit Tradition,
die anderen sind einfach von sich aus unlogisch. -- Anselm Lingnau

 

[Rainer Buchty]

In article <01c3a4b2$e9813980$0100007f@amdk6-300>,
"MaWin" <me@privacy.net> writes:
|> Dein Beispiel ist ein Beispiel fuer die fachlich und didaktisch miese
|> Eignung von VHDL, vor allem wenn es akademisch gelehrt wird,

Ich seh ja schon, daß der Akademie-Stachel bei Dir tief sitzt, wenngleich ich
nun so gar nicht weiß, wie so eine akademische Lehre von VHDL aussehen soll.
Aber Georg lädt Dich sicher mal in die TGI-Zentralübung ein, dann kannst Du Dir
ein Bild von seiner "akademischen" Lehre machen... Wenn ich in meinem alten
Homedir krame, finde ich auch sicher noch ein paar "akademische"
Aufgabenstellungen wie z.B. die Modellierung des 6502, mit denen ich meine
Studis gequält habe.

Mal vom Unterschied zwischen akademischer versus -- ja was? verschulter? --
Lehre, den ich hier nun wirklich nicht sehe, mal abgesehen: Es gibt eben
Konstrukte, die sich nur zur Simulation verwenden lassen und in anderem Kontext
keinen Sinn machen.

Man könnte genauso auf anderen Programmier- und Beschreibungssprachen rumhacken,
warum diese nun eine fachlich oder didaktisch miese Eignung aufweisen. Es haben
sich eben gewisse Sprachen durchsetzt (und daran ist ausdrücklich *nicht* die
Akademie schuld, sonst würden wir heute alle in Pascal oder Modula-2
programmieren; zumindest für mich keine schöne Vorstellung) und da hilft es
auch nicht zu jammern, daß man die Sprache nicht mag und wie schlimm die doch
ist.

Ich habe mich auch lange Zeit gegen C gewehrt, einfach weil mir als damals
BASIC-Geprägtem nicht eingängig war, wieso ich meinen Speicher selbst verwalten
und was das Rumgefuchtel mit * und & überhaupt soll.

Heute ist C mein liebster Makroassembler.

|> Ich werde nie verstehen, warum so viele Theoretiker so auf VHDL abfahren.

Entschuldigung... Theoretiker?

Schon mal *irgendeine* ASIC-Bude angeschaut? Oder mal in Firmenlibraries
gestöbert? Selbst in den USA, *der* traditionellen Verilog-Hochburg, geht
man langsam zu VHDL über.

|> Fuer mich war es immer schon die
|> schlechteste Form, eine Schaltung/Funktion zu beschreiben, wegen der
|> unendlich vielen Stolperfallen, dem voellig unklar synthetisierbaren
|> Zeugs, der absoluten Praxisabgewandtheit.

Ja, das habe ich auch mal behauptet, bis ich mich *aktiv* mit der Sprache
auseinandergesetzt hatte. Seither fasse ich ABEL, DSL, PALASM und wie sie alle
heißen nicht mal mehr für Winzdesigns an.

Rainer

 

[Rainer Buchty]

In article <e3reob.5fo.ln@jobpilot.de>,
schwenke@jobpilot.de (Axel Schwenke) writes:
|> So wie du "promoviert" mit "hat nach abgeschlossenem Studium keinen Job
|> gefunden" übersetzt, sage ich: "hat studiert" = "war zu faul/unfähig
|> einen Beruf zu erlernen".

Was natürlich Nonsens ist, denn es gibt nunmal Berufe, für die zumindest ein
Diplom (oder gar ein Doktortitel) Einstellungsvoraussetzung ist -- ob es nun
dem einzelnen sinnvoll/gerechtfertigt erscheint oder nicht.

|> Insbesondere bei Wischiwaschi-Fächern wie BWL.

*Das* wiederum unterschreibe ich gerne und aus vollem Herzen. Ich bekomme
jedesmal Magenschmerzen, wenn mir der Begriff "Wirtschaftsingenieur"
unterkommt.

Ähnlich empfinde ich bei der "Wirtschaftsinformatik".

Rainer

 

[Oliver Bartels]

On Thu, 6 Nov 2003 21:52:49 +0000 (UTC),
buchty@atbode100.informatik.tu-muenchen.de (Rainer Buchty) wrote:

Und selbst das... Nimm sie an der Hand. Erklär ihnen, wie man einen Zähler
aufbaut, wie man damit einen Teiler konstruiert. Erzähle ihnen, daß "wait
for x Zeiteinheiten" nur für die Simulation taugt und die Verwendung in
synthetisierbaren Modellen unter Todesstrafe steht. Stell ihnen dann die
Klausuraufgabe, sie sollen auf Basis eines 1 MHz-Taktes einen Sekundentakt
erzeugen mit 50% Pulsbreite und was findest Du in immer noch 30% der Fälle?
Eine Konstruktion, die gehorsame_Elektronen(tm) benötigt ;-/

"Gehe bis zur nächsten Ecke, warte dort 0,5s und fliege dann
weiter ..."

Die Leute, die soetwas "konstruieren", haben schlicht das
gesamte Simulations- und Synthesekonzept nicht verstanden.

Und wenn jetzt hier Einwände kommen, von wegen Sprache
nicht didaktisch schön usw.:
Von einem Uni-Absolventen kann man erwarten, dass er in der
Lage ist, auch solche Beschreibungssprachen zu verstehen,
die etwas über Hauptschulniveau sind ...

Es gibt viele Konzepte (z.B. C-Operator "[" - a <=> b[a] und
Addition Skalar zum Pointer, siehe templates, siehe carry-
lookahead) und Verfahren (Bottom Up Parser mit State
Maschines, oder in "electronics": Wechselstromwiderstände mit
komplexen Zahlen rechnen wg. Laplace und Fourier, oder um
bei Fourier zu bleiben: FFT und Multiplizieren großer Zahlen
in Polynomdarstellung mittels dieser, oder FT auf einem
Galois Feld => Reed Solomon Code) die erstaunlich gute
Ergebnisse bringen und an sich auch offensichtlich sind,
wenn man sich die *Mühe* macht, sich etwas *mehr* damit
zu befassen.

Mit "didaktisch einfach" ist bisher noch keiner der
Pentium/Athlon/whatever Prozessoren oder z.B. Harddisks
mit großer Kapazität oder Flachbildschirme entstanden,
welche die Leute hier im Forum nutzen, um diesen Artikel
zu lesen ...

Gruß Oliver

--
Oliver Bartels + Erding, Germany + obartels@bartels.de
http://www.bartels.de + Phone: +49-8122-9729-0 Fax: -10

 

[Oliver Bartels]

On 6 Nov 2003 23:25:22 GMT, acher@in.tum.de (Georg Acher) wrote:

BTW: Ich habe mit VHDL so um 1995 angefangen (bzw. wurde dazu gezwungen...). Ich
hatte damals schon die übelsten Gerüchte gehört (2 Stunden für einen 4Bit-Zähler
etc.). Im Nachhinein bin ich froh, dass ich nicht drauf gehört habe. Und falls
du mich jetzt als Theoretiker beleidigen willst, komme ich persönlich vorbei und
haue dir die zig FPGA-Platinen von mir um die Ohren, die mit VHDL "laufen" ;-)
BTW, um wieder On-Topic zu werden:

Im Gegensatz zur Simulation, die exakt durch die Sprache vorgegeben
ist und bestenfalls bzgl. Geschwindigkeit (compilierend) und
Userinterface im Kern optimiert werden kann, gibt es bei der VHDL
Synthese extrem viele Freiheitsgrade und Optimierungsmöglichkeiten,
bei ASIC's naturgemäß noch mehr als bei FPGA's mit festen
Logiktabellen vor den Registern.

Hast Du mal geschaut, was die Ergebnisse "taugen" (Gate Count,
Geschwindigkeit, kritische Pfadlängen und auch sonst "Eleganz"),
die Deine typischen Tools so erzeugen ?

Gruß Oliver

--
Oliver Bartels + Erding, Germany + obartels@bartels.de
http://www.bartels.de + Phone: +49-8122-9729-0 Fax: -10

 

[Thomas Stanka]

buchty@atbode100.informatik.tu-muenchen.de (Rainer Buchty) wrote:

In article <3FA9FF76.412EB913@t-online.de>,
|> Tja: wenn der Abiturient keine Lehrstelle bekommt studiert er.

Wenn der *Abiturient* eine Lehrstelle antritt, gehört ihm eigentlich ein dicker
Tritt in den Arsch und die Rückzahlung der letzten 3 Jahre aufgebrummt. Wer
ohnehin plant, eine *Ausbildung* zu machen, kann dies auch mit mittlerer Reife
tun.

Na dann will ich dich sehen, wie du einen Fachinformatiker mit mitl.
Reife das Konzept der Variablen und Funktionen erklärst. Das geht
natürlich, aber du musst auf einem Level anfangen auf den du als Dipl.
kaum noch herunter kommst und zeit reininvestieren, in der du
eigentlich was anderes Lehren wolltest.
Ein ehmaliger Studienkollege hat mir mal davon berichtet welche
Probleme da ploetzlich auftreten, wenn man Fachinformatiker _ohne_
(Fach-)Hochschulreife ausbildet. Es gibt genug Firmen, die für die
ganze Spanne der IT-Azubis keine mitl. Reife akzeptieren sondern mehr
verlangen und dass nicht erst seit der Flaute auf dem Arbeitsmarkt,
sondern auch schon 1999/2000.

bye Thomas

 

[Martin Clausen]

schwenke@jobpilot.de (Axel Schwenke) wrote

"MaWin" <me@privacy.net> wrote:
Rafael Deliano <Rafael_Deliano@t-online.de> schrieb:
Sollen somit wirklich alle Abiturienten studieren ?
Deutschland hat im europaeischen Vergleich sehr wenig gut ausgebildete
Leute. Zu wenig Abiturienten, zu wenig Studenten, zu wenig von allem.
Das ist Unsinn. Menschen werden nicht intelligenter (leistungsfähiger,
was auch immer) nur dadurch, daß sie studieren oder promovieren.
Im Gegenteil, je mehr (prozentual) Schulabgänger eines Jahrgangs ein
Studium oder eine Promovation abschließen, desto mehr wird der
entsprechende Titel *entwertet*.

Aber nur wenn das Bildungssystem gleichzeitig unverändert (schlecht)
beleibt.
<Illusion>
Man könnte sich ja auch vorstellen, daß das Bildungssystem leistungsfähiger
wird und dadurch mehr Leute einen hochwertigen Ausbildungsabschluß
schaffen, nicht weil die Menschheit intelligenter geworden ist, sondern
weil mehr aus den Leuten gemacht wird / sie aus sich machen.
</Illusion>
In Deutschland ist der Zugang zu Bildung durch den Stand der Eltern
bestimmt, durch Bund / Zivi wird einem ein Jahr gestohlen, die Einschulung
ist zu spät, die Schule zu lang (genauer zu wenig intensiv: zu wenig
Förderung bei den Kindern, statt dessen "nach-unten-durchreichen";
schnelleres Durchnehmen des Stoffes in der Oberstufe, u.U. mehr Unterricht
pro Woche), vielleicht hat sich auch Bequemlichkeit eingeschlichen.

Gruß
Martin

 

[RA Dr.M.Michael König]

Am 5 Nov 2003 22:13:28 GMT, meinte "MaWin" <me@privacy.net>:

Es gibt bestimmte Jobs, in denen man das anders sieht (Arzt, vermutlich

Das kannst Du nicht vergleichen - der medizinische Doktor ist ein
Witz, das machen die Stundenten nebenbei. Aber da im Medizinbereich
"Doktor" ein Synonym für "Arzt" ist, war dies lange Jahre Routine. Und
in er Tat, wenn man weiß, wie unsäglich dünn so eine medizinische Diss
ist, kommt einem ein Arzt ohne Dr. merkwürdig vor. "Wenn´s nicht mal
dazu reicht ..." denkt man dann ...

Jurist),

Hier sind es nur ein sehr kleiner Bruchteil, weil ein juristische Dr.
idR. schwer erarbeitet ist. Über den rechtswissenschaftlichen Wert
kann man in vielen Fällen sicher streiten, aber viel Arbeit ist es
normalerweise schon.

Aber du müßtet die Chemiker erwähnen, bei denen der Dr. trotz
erheblicher Arbeit obligatorisch ist.

Beste Grüße

Dr. Michael König
--
RA Dr. M. Michael König * Anwaltskanzlei Dr. König & Coll.
D-65843 Sulzbach/Ts. * Antoniter-Weg 11
D-65929 Frankfurt a.M. * Dalbergstraße 4
nospam@drkoenig.de [ersetze "nospam" durch "info"] * www.drkoenig.de

 

[Thomas Stanka]

Hallo,

"MaWin" <me@privacy.net> wrote:

Dein Beispiel ist ein Beispiel fuer die fachlich und didaktisch miese
Eignung von VHDL, vor allem wenn es akademisch gelehrt wird,
nicht fuer schlechte Schueler. Ich werde nie verstehen, warum so viele
Theoretiker so auf VHDL abfahren. Fuer mich war es immer schon die
schlechteste Form, eine Schaltung/Funktion zu beschreiben, wegen der
unendlich vielen Stolperfallen, dem voellig unklar synthetisierbaren
Zeugs, der absoluten Praxisabgewandtheit.
Siehe
de.sci.electronics FAQ: http://dse-faq.elektronik-kompendium.de/

Das deine Meinung von der Faq unterstützt wird beweist leider nicht
die Korrektheit deiner Meinung. Vhdl kann in akademischer Lehre
ungeschickt gelehrt werden, und eine Meinung ist dein gutes Recht aber
alles andere in deiner Aussage ist falsch.
Natuerlich bietet VHDL einige Stolperfallen, in die Anfänger ohne
adequate Unterstützung reintreten, aber es sind allesamt Fallen, in
die man fällt bevor Schaden entstanden ist, also bevor die NRE für den
Asic bezahlt wurden.

Die Unklarheit bezüglich der Synthese tritt in erster Linie dann auf,
wenn jemand ein Konstrukt verwendet ohne sich Gedanken zu machen,
welche HW zugrunde liegen soll.
VHDL bietet aber auch als rein "akademische" Sprache ohne Betrachtung
des synthetisierbaren Subsets ein grosses Betaetigungsfeld für
Informatiker die nicht HW erstellen, sondern testen.
Die Entwicklung sinnvoller Testbenches wird leider zu häufig
vernachlässigt, dürfte aber bei mir ungefähr nochmal den Aufwand zur
eigentlichen Schaltungsentwicklung ausmachen.

Interessanter weise geht in Amerika der Trend von Verilog zu
Systemverilog den selben Weg, den VHDL bereits seit 1980 verfolgt. In
Zukunft wird auch bei (System)Verilog nur ein Subset sythetisierbar
sein. Wenn du als dritte Möglichkeit zur Schaltungsbeschreibung den
Schematic Entry meinst, hast du vermutlich noch nie komplexe
Protokolle oder groessere Schaltungen beschrieben.

bye Thomas

 

[Rafael Deliano]

ihren Titel aber nur der Tatsache verdankt, daß die Hochschulen keinen
mehr exmatrikulieren, weil sie ihre Mittel "pro Kopf" erhalten.
Bzw. weil die Hochschule in bestimmten Fächern keinen Numerus Clausus

machen darf obwohl der Studiengang aus allen Nähten Platz und
Arbeitsbedingungen für Studenten und Professoren dementsprechend
schlecht sind.
Speziell hier in Bayern war das zu meiner Zeit für Informatik,
E-Technik, Maschinenbau usw. generell der Fall, weil dafür
Numerus Clausus politisch in München nicht akzeptabel war.

MfG JRD

 

[Rafael Deliano]

(Apropos Inder: Schon mal auf einer typischen IEEE oder ACM-Konferenz gewesen?
Rat mal, wer da den Löwenanteil der Teilnehmer stellt... Von daher Vorsicht mit
Pauschalierungen.)
Ich habe IEEE-Proceedings hier runter bis 1965 rumliegen: publizieren

tun sie eifrig, aber kaum was praxisrelevantes gefunden. Es sei denn der
Mann
war schon in USA.

Die von mir aktiv erlebte Zeit (mittlere/späte 90er und frühe 2000er) spricht
jedoch eine andere Sprache... Von allgemeinem Aufquellen kann da trotz massiv
gestiegener Studentenzahlen kaum eine Rede sein.
Das ist sicher richtig: das Geld für Hochschulen stagniert seit den 80er

Jahren. Aber auf hohem, zu hohem Niveau.

die Studentenzahlen hingegen um 200%.
Skeptisch daß sie weiter gestiegen sind. Sie sind jedoch nicht gesunken,

wie man in den 80er Jahren vorhersagte und deshalb als Grund gegen
Ausbau
der Hochschulen annahm.

Doktoranden willige & billige Arbeitskräfte
Weil sie sie nicht bezahlen können?
"gerne, aber die Finanzierung müssen Sie selbst aufbringen".
Das gebe ich gern zu, daß die Finanzierung der Doktoranden nichtmehr so

wie bisher laufen kann.
Für Studenten sind die Zeiten des nichtrückzahlbaren Bafögs aber eben
auch vorbei, ohne daß das ihre Zahl vermindern konnte ( hat bestenfalls
die soziale Selektion wieder etwas verschärft ).

MfG JRD

 

[Rafael Deliano]

Sollen somit wirklich alle Abiturienten studieren ?
achte mal lieber wieder auf Zahlen,
Ach ja die Statistiken die soviel beweisen ...

Deutschland hat im europaeischen Vergleich sehr wenig gut ausgebildete
Leute. Zu wenig Abiturienten, zu wenig Studenten, ...
Könnte es nicht sein, daß wir bei der Inflationierung des

Bildungssystems nur zurückhaltender als andere Länder waren ?
Man kann bei konstantem finanziellen Einsatz "viel" haben, aber
"gut ausgebildet" dann wohl eher nicht. Oder "gut" aber dann nicht
"viel". Braucht die Wirtschaft wirklich "viel" oder eher "gut" ?

Absichtlich wurde zu wenig Geld in Bildungswege gesteckt,
Die "Bildungskatastrophe" wurde bereits in den 60ern ausgerufen

und in den 70ern wurde das System aufgebläht bis man die Grenze
der Finanzierbarkeit erreicht hatte. Seit der Zeit stagniert
man auf hohem Niveau.
Es wird kein mehr an Geld geben können, schlicht weil keins da ist.
Es wird eher weniger geben. Vgl. Stoibers Sparpaket: wenn selbst
Bayern das Geld für das populistische Thema "Bildung" ausgeht, dann
wirds in anderen Bundesländern eher noch dunkler aussehen.
Würde auch nichts bringen mehr Geld reinzukippen, da ja im Gegensatz
zur Wirtschaft ja keine laufende Gegenprüfung stattfindet, ob der
erhöhte Mitteleinsatz tatsächlich bessere Resultate bringt.
Kürzungen staatlicher Ausgaben, auch für "Bildung" "Forschung" usw,
nicht deren Erhöhung ist der richtige Weg.

MfG JRD

 

[jetmarc]

Klausuraufgabe, sie sollen auf Basis eines 1 MHz-Taktes einen Sekundentakt
erzeugen mit 50% Pulsbreite und was findest Du in immer noch 30% der Fälle?

Eine Konstruktion, die gehorsame_Elektronen(tm) benötigt ;-/
"Gehe bis zur nächsten Ecke, warte dort 0,5s und fliege dann
weiter ..."

Aber ist das nicht ein Fehler der Sprache? Immerhin bietet VHDL Befehle
wie "after 500ms". In anderen Sprachen, zB C++, kann man ebenfalls mit
wenigen Worten Dinge ausdruecken, die sehr komplexe Ausgaben erzeugen.
Ein Programmierer sollte normalerweise erwarten koennen, dass der Compiler
sich darum kuemmert, den Quellcode auf die Zielumgebung umzusetzen (was
auch immer dazu erforderlich ist). Auf VHDL uebertragen wuerde das
dann bedeuten, dass beispielsweise ein Zaehler erzeugt werden muesste,
mit Hilfe dessen die 0,5s realisiert werden (und eine Fehlermeldung
falls die Systemfrequenz nicht angegeben wurde, oder es mehrere Takte
gibt und kein bestimmter ausgewaehlt wurde).

Die eigentliche Lernleistung beim VHDL Studium ist, zu verstehen, dass
VHDL nicht funktioniert. Wer die Sprache so behandelt, wie andere
Programmiersprachen behandelt werden (wollen), der scheitert.
Vermutlich soll in obiger Klausuraufgabe nicht geprueft werden, ob
der Pruefling die VHDL Syntax beherrscht, sondern ob er diese Tatsache
verstanden hat.

Marc

 

[Georg Acher]

In article <9lemqv0i0h9kktoumlpprfhu70fahnldto@4ax.com>,
Oliver Bartels <spamtrap@bartels.de> writes:

|> Im Gegensatz zur Simulation, die exakt durch die Sprache vorgegeben
|> ist und bestenfalls bzgl. Geschwindigkeit (compilierend) und
|> Userinterface im Kern optimiert werden kann, gibt es bei der VHDL
|> Synthese extrem viele Freiheitsgrade und Optimierungsmöglichkeiten,
|> bei ASIC's naturgemäß noch mehr als bei FPGA's mit festen
|> Logiktabellen vor den Registern.

Stimmt. Und manche Tools kommen damit besser zurecht als andere.

|> Hast Du mal geschaut, was die Ergebnisse "taugen" (Gate Count,
|> Geschwindigkeit, kritische Pfadlängen und auch sonst "Eleganz"),
|> die Deine typischen Tools so erzeugen ?

Ja. Muss ich auch, weil ich meistens die FPGAs immer gut ausreize. Da fallen
einem schon manchmal etwas merkwürdige Umsetzungen von Synopsys auf, auf die man
selbst nie gekommen wäre (weil sie so krank und langsam sind...).

Allerdings ist das prinzipiell kein Unterschied zu andere Compilern. Auch bei
C/C++ kann es passieren, dass man "danebenlangt" und einen Algorithmus so
programmiert, dass er überraschend langsam wird. Schliesslich gibt es auch da
neben dem reinen Compilat unzählige weitere Faktoren (Cache-Trashing, ...). Nur
weil die SW-Compiler-Szene ca. 20 Jahre Vorsprung vor der HW-Compiler-Szene hat,
ist das kein K.O.-Kriterium für die Logiksynthese...

Die Effizienz ist übrigens bei den Studis noch kein Thema. Da geht es einach nur
darum, die Konzepte zu verstehen und was jetzt eigentlich anders als zB. in Java
ist.

--
Georg Acher, acher@in.tum.de
http://wwwbode.in.tum.de/~acher
"Oh no, not again !" The bowl of petunias

 

[Christian Fuchs]

Rainer Buchty wrote:

|> So wie du "promoviert" mit "hat nach abgeschlossenem Studium keinen Job
|> gefunden" übersetzt, sage ich: "hat studiert" = "war zu faul/unfähig
|> einen Beruf zu erlernen".

Was natürlich Nonsens ist, denn es gibt nunmal Berufe, für die zumindest
ein Diplom (oder gar ein Doktortitel) Einstellungsvoraussetzung ist -- ob
es nun dem einzelnen sinnvoll/gerechtfertigt erscheint oder nicht.

|> Insbesondere bei Wischiwaschi-Fächern wie BWL.

*Das* wiederum unterschreibe ich gerne und aus vollem Herzen. Ich bekomme
jedesmal Magenschmerzen, wenn mir der Begriff "Wirtschaftsingenieur"
unterkommt.

Allerdings kann man, glaube ich, auch sagen, daß BWL'er eher Probleme haben
einen Job zu finden (nach abgeschlossenem Studium) als Ingenieure. Ich kann
mich da an eine recht interessante ZDF-Reportage errineren, wo Leute die
deutlich mehr als 100tsd Mark verdienten, mit ca. 40 einfach arbeitslos
wurden und keinen Job mehr fanden. Zitat: "Ich kann mich noch gut daran
errinern, wie ich immer mehr junge Leute um mich rum gesehen habe, die
immer breiter gegrinst haben" (...oder so ähnlich ).

Ich glaube eigentlich schon, daß man als Ingenieur, gerade wenn man "örtlich
flexibel" ist, einen Job finden kann.

Grüße,

Christian

 

[Christian Fuchs]

Christian Fuchs wrote:
[...]

Hallo nochmal,

ich hätte nicht gedacht, daß mein Posting so große Wellen schlägt, aber auf
jeden Fall sind sehr viele interessante Aspekte zusammen gekommen, darunter
viele Sachen an welche ich nun nicht gedacht hätte.

Nun nochmal was zu meinem Hintergrund:
An der FH an welcher ich studiere gibt es die Möglichkeit, einen "Master of
Science" zu machen. Normalerweise sind das 2 Theoriesemester + 1 Semester
Masterarbeit. Da das ganze auf Leute ausgelegt ist, die aus dem Ausland
kommen und einen Bachelor vorzuweisen haben, kann man sich aus dem
Diplomstudiengang kommen durch geschickte Wahlfachselektion ein
Theoriesemester anerkennen lassen. Dies macht das attraktiv, denn mit nur
einem Semester und einer Arbeit, welche für gewöhnlich in einem
Industriebetrieb angefertigt wird, hat man eine Qualifikation ähnlich dem
Uni-Diplom (wenngleich der Titel dann nicht Dipl.-Ing. sondern MSc. heißt).

Was ich im Gespräch mit Absolventen oder auch mit Professoren festgestellt
habe, bringt einem ein solcher Titel im Vergleich zum Diplom rein gar
nichts, wenn man nicht gerade im öff. Dienst arbeitet. Andererseits habe
ich bei Bosch unter
http://www.bosch.de/jobs/de/study/dissertation.htm
gelesen, daß man quasi in der Firma arbeitet (mit Gehalt) und dort seine
Diss. anfertigt, wenn ich das richtig verstanden habe.

Falls dies wirklich der Fall ist, wäre so etwas sehr interessant, da man
nach Abschluß der Promotion eben den Titel hat, wobei die Zeit hierfür vom
Einstiegsgehalt her bei einer anderen Firma wohl so ähnlich wie
Berufserfahrung gewertet wird.

Andererseits habe ich gerade heute von einem Kommilitionen gehört, daß er
ein super Angebot von einer Firma bekommen hat:
Ein für ihn sehr interessanten Job und eben 44kEur p.a., was wie ich finde
sehr viel ist, aber schon 40kEur für jemanden, der quasi noch nie in seinem
Leben richtig Geld verdient hat, sind ein Haufen Geld.


Viele Grüße,

Christian (...der noch ein Jahr für die Entscheidung hat )

 

[Holger Veit]

jetmarc <jetmarc@hotmail.com> wrote:

Klausuraufgabe, sie sollen auf Basis eines 1 MHz-Taktes einen Sekundentakt
erzeugen mit 50% Pulsbreite und was findest Du in immer noch 30% der Fälle?

Eine Konstruktion, die gehorsame_Elektronen(tm) benötigt ;-/
"Gehe bis zur nächsten Ecke, warte dort 0,5s und fliege dann
weiter ..."

Aber ist das nicht ein Fehler der Sprache? Immerhin bietet VHDL Befehle
wie "after 500ms". In anderen Sprachen, zB C++, kann man ebenfalls mit

Nein, das ist kein Fehler der Sprache - works as designed! Der Punkt ist
der, dass VHDL eine uebermaessig starke Simulations-Semantik hat; damit
kann man dann durchaus auch nicht-digital-elektronische Systeme modellieren.
Es ist eine "hardware description language", keine "hardware synthesis
language". Die vorgeschlagene "Loesung" funktioniert ja auch - sie beschreibt
das I/O-Verhalten einer Hardware-Komponente korrekt. Aber das heisst noch
lange nicht, dass sie damit auch nur annaehernd eine Aussage dazu machen
muss, wie denn das Verhalten mit echten, realen Bauelementen zu verwirklichen
ist: ein Werbeprospekt fuer ein Auto mag ja durchaus korrekt das Fahrzeug
verhalten, eine Bauanleitung zum Nachbau ist das damit nicht.

wenigen Worten Dinge ausdruecken, die sehr komplexe Ausgaben erzeugen.
Ein Programmierer sollte normalerweise erwarten koennen, dass der Compiler
sich darum kuemmert, den Quellcode auf die Zielumgebung umzusetzen (was
auch immer dazu erforderlich ist). Auf VHDL uebertragen wuerde das
dann bedeuten, dass beispielsweise ein Zaehler erzeugt werden muesste,
mit Hilfe dessen die 0,5s realisiert werden (und eine Fehlermeldung
falls die Systemfrequenz nicht angegeben wurde, oder es mehrere Takte
gibt und kein bestimmter ausgewaehlt wurde).

Garbage-In, garbage-out-Prinzip. Das will man nicht wirklich haben, weil
das Resultat unter allen Umstaenden Muell ist. Denn wie kommst Du denn bei
obige "Loesung" auf den Gedanken, der "VHDL-Compiler" muesse dieses durch
einen Zaehler realisieren? Wo steht denn das? Realistischer waere, die
Delays durch zwei zyklisch verbundene Monoflops zu realisieren. Sowas
wurde da beschrieben. In Ermangelung von Monoflops haette der Compiler
sogar die Freiheit, einen Ringoszillator zu basteln (mit entsprechend
vielen hintereinandergeschalteten Invertern, dass da eine Signallaufzeit
von 2x 0.5s rauskommt).

Die eigentliche Lernleistung beim VHDL Studium ist, zu verstehen, dass
VHDL nicht funktioniert. Wer die Sprache so behandelt, wie andere
Programmiersprachen behandelt werden (wollen), der scheitert.

Ach, es "funktioniert" schon in dem Sinne, wie eine Programmiersprache
funktioniert. Man kann ja durchaus VHDL-Softwareprogramme schreiben; die
Sprache ist ja hinreichend turing-vollstaendig. Der Denkfehler aber
besteht darin, dass eine konventionelle Programmiersprache nur dadurch
"funktioniert", dass sie (durch einen Compiler mehr oder weniger an eine
Zielmaschine angepasst) von einer Ziel-CPU interpretiert wird. Bei VHDL
ist das auch moeglich, wenn man den Simulator als "Betriebssystem" dazu-
rechnet. Dann laeuft obiges Beispiel auch "in Hardware", etwa auf einem
hinreichend leistungsfaehigen Computer.

Nur ist das dann nicht die erhoffte Minimalloesung (naemlich ein einfacher
Frequenzteiler). Bei Software akzeptiert man es stillschweigend, wenn man
ineffizient programmiert - heutige CPUs haben soviel Rechenleistung,
dass Programmierkacke meist nicht weiter auffaellt, sofern zumindest das
richtige Resultat rauskommt. Wenn man bei VHDL bereit ist, fuer das
obige Problem als Loesung den Ringoszillator mit mehreren 10000 Invertern
zu akzeptieren, dann wird VHDL aequivalent zu einer konventionellen
Programmiersprache. Wenn man das nicht will, dann muss man sich entsprechend
praeziser ausdruecken (bezogen auf Software hiesse das, man muss sein Problem
notfalls sogar bis zum Microcode der CPU runterpruegeln).

Vermutlich soll in obiger Klausuraufgabe nicht geprueft werden, ob
der Pruefling die VHDL Syntax beherrscht, sondern ob er diese Tatsache
verstanden hat.

Eher unwahrscheinlich. Es ist wohl eher eine der ueblichen, lausig
formulierten Klausuraufgaben, welche dann entsprechend viel Kreativitaet
provozieren. Wenn 30% der Studierenden solchen Kram abliefern, dann
ist vor allem in der Didaktik der Vorlesung etwas in der Urne.

Holger