High-Speed-Optokoppler

[Joerg]

Hallo Erik,

Bis hinunter zu DC geht es nur mit Klemmung, wie es
zum Beispiel in der Fernsehtechnik gemacht wird.

Ich weiß zwar nicht was Du mit "Klemmung" meinst, aber Analogtechnik ist
auch wirklich nicht mein Spezialgebiet.

Man setzt eine Austastluecke ins Signal, die auf der anderen
(isolierten) Seite eindeutig erkannt werden kann. Auf der isolierten
Seite wird dann in dieser Phase der Pegel auf Null gesetzt. Im
einfachsten Fall durch kapazitive Kopplung, bei der dann die
Ausgangsseite des Kondensators zum Beispiel mit einem FET fuer die Dauer
der Luecke auf Masse gezogen wird.

Der Ausdruck Austastluecke stimmt aber jetzt fuer die Fernsehtechnik
nicht, dort wird damit die ganze "Bildpause" gemeint, inklusive
Sync-Pulsen, Teletext, Senderkennung und was man sonst noch hineinpackt.
Beim TV nimmt man zum Klemmen des Schwarzwertes die sogenannte
Schwarzschulter.

Dafuer muss aber Zeit fuer einen Sync Puls sein.

Die ist definitiv nicht vorhanden. Das Signal soll aufgezeichnet werden,
lückenlos für mehrere Sekunden.

So'n Driss aber auch, taete der Koelner jetzt sagen.

Oder man moduliert den ganzen Kram auf einen Traeger,
dann ist Potentialtrennung ein Kinderspiel.

Der AD-Wandler hat theoretisch 80db Dynamik und kann alle 5ns einen
neuen Wert erfassen. Das dürfte mit FM ziemlich schwer werden und vor
allem auch reichlich teuer wenn der AD-Wandler das schwächste Glied in
der Kette sein soll. Die Glasfaservariante ist IMO eine recht gute
Variante wenn nicht der Preis und die Latenzen in den Ser/Des-Chips wären.

Es ist billiger als Du denkst, ganz sicher viel billiger als Glasfaser.
Es sei denn, hier handelt es sich nicht um eine Serienproduktion,
sondern Einzelstuecke, wo sich der ganze Gehirnschmalz nicht richtig
lohnt. Bei mir war das damals fuer die Massenfertigung und jeder Heller
zaehlte. Aber ich brauchte meist keinen DC Anteil. In einem Fall wurde
der im Bildinhalt a la Fernsehtechnik (jedoch digital) wieder hergestellt.

Man nimmt zwei einfache Ringmischer, Mini-Circuits oder dergleichen. Den
ersten im "Rueckwaertsgang", damit DC hinueber kommt. Das
Oszillatorsignal wird ueber einen kleinen zweiten Uebertrager mit auf
die isolierte Seite geschickt. Simple AM. 80dB? Aber locker.


< Richtungsschriftverfahren, danke an Rafael fuer die Uebersetzung>

Auf der Empfängerseite würd ich es mit einem Comperator mit
ausreichender/einstellbarer Hysterese versuchen. Solange zwischen A und
B ca. 0V sind bleibt der Ausgang stabil. Wenn durch die Flanke auf der
Primärseite vom Übertrager auf der Sekundärseite ein kurzer Impuls, mit
einer Spannung die größer als die Hysterese ist, entsteht schaltet der
Comperator entsprechend um. Die Polarität vom Impuls ist doch abhängig
von der Flankenrichtung. Auf der Primärseite legt man einen
Übertragerpin an den AD-Wandler-Digitalausgang und das andere Pin auf
Vcc/2, noch ein Strombegrenzungswiederstand und fertig ist die
potentialfreie Digitalübertragung, zumindest in meiner Theorie, oder hab
ich was übersehen.

Ob das auch in der Praxis funktioniert möchte ich jedenfalls mal
ausprobieren.

Das sollte fluppen. Die Dinger gibt es ja zumindest im Viererpack und
sie sind billig.

6 Bits.

Das sind auch "nur" 36db und damit eine analoge Übertragung viel
leichter realisierbar, vor allem wenn nicht bis DC runter.

Nun ja, wir haben das auch bei der nachfolgenden 12 Bit Version mit
induktiver Uebertragung gemacht. Dynamikbereich war in Huelle und Fuelle
da. Bis DC hinunter muessen wir auch oft, zum Beispiel bei EKG und EEG.
Da sind die Frequenzen niedrig, doch das spielt bei diesem Verfahren
kaum eine Rolle. Man waehlt eben nur das passende Kernmaterial. Oft
musste ich Signale grundverschiedener Frequenzbereiche uebertragen. Da
sass dann schon mal ein 77er Ringkern neben einen 43er. Sie haben sich
nicht gebissen ;-)

Hach, wir hatten lange nicht mehr ueber ElektroG diskutiert 8-D

Dazu, und zu vielem anderem auch, gibts hier eigene Threads.

War nur ein Scherz. In USA geht die Diskussion meist um Politik. Links
gegen Rechts. Das fetzt manchmal ordentlich.

Gruesse, Joerg

http://www.analogconsultants.com

 

[Joerg]

Hallo Falk,

Ich möchte die 200MHz Abtastrate und die 14 Bit möglichst gut
ausreizen, das Eingangssignal geht von DC bis ca. 50MHz und das dürfte
für einen Übertrager kaum zu schaffen sein.

Dir ist hoffentlich schon klar, dass das keine triviale Aufgabe ist? Hat
schon seinen Grund, warum die Oszis von TEK & CO mit potentialgetrennten
Kanälen ein wenig kosten.

Kann ich nicht sagen und ich habe einige solcher Chosen entwickelt. Bei
Oszis ist es eben wie mit FET Probes, Sportwagen oder Armbanduhren der
Nobelklasse. Wenn der Kunde bereit ist, dann nimmt man gern einen Batzen
Geld extra ;-)

Mal sehen. Oszillator, zwei Ringmischer, zwei Ringkerne, etwas Klimbim.
In Serienstueckzahlen sollte man mit um die 20 Maerker, aehm, 10 Euro
dabei sein.

Das sind aber 2 Flanken pro Bit, mir währe es lieber wenn pro Flanke,
im Digitalstrom, auch nur eine Flanke über den Übertrager muss. Und die

Klar, Manchester-Code verdoppelt quasi die Datenrate.

Bei Richtungsschrift nicht.

Richtung der Flanke hinter den Übertrager korrespondiert mit der
Richtung der Flanke vom Digitalstrom. Eine richtige Kodierung
erfordert auf der Seite vom AD-Wandler auch die passende Logik, also
mindestens einen CPLD, und das möchte ich mir gerne sparen.

Da wirst du wohl nicht drum herum kommen. Mal so ne Idee. FPGA macht
Parallel/Seriall Wandlung (man bedenke, 16 Bit x200 Msps = 3.2 Gbit/s
!!!), danach 8B/10B Kodierung. Das kann problemlos mittels AC-Kopplung
(Kondensatoren übertragen werden). Dafür könnte man einen Virtex-IIPRO
von Xilinx nehmen, der kleinste hat 4 Gigabit-Tranceiver und kostet ca.
40$. Damit könnte man 2 Kanäle erschlagen.

Mit serieller Datenuebertragung wuerde ich das wirklich nicht machen.

Gruesse, Joerg

http://www.analogconsultants.com

 

[Uwe Bonnes]

Erik G. <vikinger@uni.de> wrote:

Hallo NG,

ich möchte einen AD-Wandler mit 200MHz und 16Bit (momentan sinds
nur 14 aber das Interface ist 16Bit) potentialfrei betreiben und
hab versucht passende Optokoppler zu finden. Nur scheints in dieser
Geschwingkeitskategorie keine zu geben, das schnellste was ich
gefunden hab ist die HCPL-0900 Familie und die macht bei 100Mb/s
Schluss und die Delays sich auch zu hoch.

Muss der ADC auch Gleichsignale erfassen? Wenn nicht, kopple das
Signal ueber einen Trafo ein, dann hats Du Deine Potentialfreiheit.
Und die meisten ADC Applikationen haben sowieso eine Trafo am
Eingang...

--
Uwe Bonnes bon@elektron.ikp.physik.tu-darmstadt.de

Institut fuer Kernphysik Schlossgartenstrasse 9 64289 Darmstadt
--------- Tel. 06151 162516 -------- Fax. 06151 164321 ----------

 

[Erik G.]

Uwe Bonnes schrieb:

Muss der ADC auch Gleichsignale erfassen?

ja

Wenn nicht, kopple das Signal ueber einen Trafo ein,

So ein Trafo hat IMHO noch andere Einflüsse aufs Signal, sowas wie
Phasendrehungen bzw. frequenzabhängige Verzögerungen. Das Signal soll
hier möglichst originalgetreu aufgezeichnet werden. Ich möchte den
AD-Wandler so gut wie möglich ausreizen und hätte ihn auch gern so dicht
wie möglich an der Quelle, daher kann ich auch der Idee mit der
Glasfaser mit 4GBit was abgewinnen. Quasi ein aktiver Tastkopf mit einem
handlichen Kabel zum Messgerät.

Und die meisten ADC Applikationen haben
sowieso eine Trafo am Eingang...

Oft geht es ja auch "nur" um die spektrale Zusammensetzung und nicht um
das exakte Signal.


Grüße und Danke für Deine Antwort
Erik

 

[Joerg]

Hallo Erik,

So ein Trafo hat IMHO noch andere Einflüsse aufs Signal, sowas wie
Phasendrehungen bzw. frequenzabhängige Verzögerungen. ...

Das war bei meinen eher minimal bis kaum messbar. Allerdings muss man
bei einigen hundert MHz anstelle von Ringkernen schon mal
Streifenleiter-Transformatoren in Betracht ziehen.

... Das Signal soll
hier möglichst originalgetreu aufgezeichnet werden. Ich möchte den
AD-Wandler so gut wie möglich ausreizen und hätte ihn auch gern so dicht
wie möglich an der Quelle, daher kann ich auch der Idee mit der
Glasfaser mit 4GBit was abgewinnen. ...

Grusel. Die Par-Ser Wandlung und wieder zurueck wird aufwendig und
teuer, wegen der Geschwindigkeiten.

Dann schon lieber die Daten pro Bit per Uebertrager. Eventuell tun es ja
bei 200MSPS noch einige gute CAT Kabel der Edelklasse, vernuenftig
terminiert. Oder ein Multi-Koax, wie es fuer Ultraschalltastkoepfe
verwendet wird. Nippon-Denshi hat so etwas.

Gruesse, Joerg

http://www.analogconsultants.com

 

[Falk Brunner]

Joerg schrieb:

Das war bei meinen eher minimal bis kaum messbar. Allerdings muss man
bei einigen hundert MHz anstelle von Ringkernen schon mal
Streifenleiter-Transformatoren in Betracht ziehen.

Und die sind dann immer schön breitbandig, ohne Phasendrehung. 14 Bit
ECHTE Auflösung bei 200 Msps halte ich für keinen Pappenstiel!!!

hier möglichst originalgetreu aufgezeichnet werden. Ich möchte den
AD-Wandler so gut wie möglich ausreizen und hätte ihn auch gern so
dicht wie möglich an der Quelle, daher kann ich auch der Idee mit der
Glasfaser mit 4GBit was abgewinnen. ...



Grusel. Die Par-Ser Wandlung und wieder zurueck wird aufwendig und
teuer, wegen der Geschwindigkeiten.

WAS?????? Wo lebst du denn bitte schön? Das macht heute fast jedes FPGA
ohne gross ins Schwitzen zu kommen. Und mit integrierten Gbit
Tranceivern ist das alles fast nur Software.

MfG
Falk

 

[Erik G.]

Hallo Falk Brunner,

Dir ist hoffentlich schon klar,
dass das keine triviale Aufgabe ist?

Ja, ist mir bewusst.

Hat schon seinen Grund, warum die Oszis von TEK & CO
mit potentialgetrennten Kanälen ein wenig kosten.

Das glaub ich gern.

Mal so ne Idee.
FPGA macht Parallel/Seriall Wandlung (man bedenke, 16 Bit
x200 Msps = 3.2 Gbit/s !!!), danach 8B/10B Kodierung.

Dafür brauchts keinen FPGA das gibts auch fertig und funktioniert
wenigstens, zumindestens schneller als ich sowas in einen FPGA gebastelt
hab, auf OpenCores.org hab ich jedenfalls nichts fertiges gesehen.
Alternativ hab ich z.B. den PM8386 gefunden welcher wohl recht gut die
gewünschte Geschwindigkeit schafft aber es scheint noch kein Datasheet
zu geben.

Das kann problemlos mittels AC-Kopplung
(Kondensatoren übertragen werden).

Ich könnte mir vorstellen das die Kondis auf die 2 Potentialdomänen noch
einige Nebenwirkungen haben, es wird schon einen Grund haben warum die
Optokoppler eine möglichst kleine kapazitive Kopplung zwischen den
beiden Potentialen aufweisen.

Dafür könnte man einen Virtex-IIPRO von Xilinx nehmen,
der kleinste hat 4 Gigabit-Tranceiver und kostet ca.
40$. Damit könnte man 2 Kanäle erschlagen.

Die Virtex-II Pro X können bis zu 6.25 GBit/s pro Channel (in einem PDF
steht 10,3125 GBit/s), die Variante ohne X hat noch die Standard
RocketIO Tranceivers (auch ohne X) mit bis zu 3,125 GBit/s, und der
kleinste von denen hat gleich 8 RocketIO-X Tranceivers ist aber deutlich
teurer als so ein fertiger Ser/Des-Chip vor allem in kleinen
Stückzahlen. Und mehr als einen Glasfaser-Link möchte ich jedenfalls
nicht benutzen, dafür sind die passenden Sender und Empfänger deutlich
zu teuer.


Grüße
Erik

 

[Erik G.]

Hallo Joerg,

.... Ich möchte den AD-Wandler so gut wie möglich
ausreizen und hätte ihn auch gern so dicht wie
möglich an der Quelle, daher kann ich auch der
Idee mit der Glasfaser mit 4GBit was abgewinnen. ...

Grusel. Die Par-Ser Wandlung und wieder zurueck wird
aufwendig und teuer, wegen der Geschwindigkeiten.

Vom Preis mal abgesehen aber die eleganteste Lösung.

Dann schon lieber die Daten pro Bit per Uebertrager.
Eventuell tun es ja bei 200MSPS noch einige gute
CAT Kabel der Edelklasse, vernuenftig terminiert.

Oder ein Ultra-SCSI-320 Kabel die haben 16 (+ ein paar) Twistet-Pairs
und sind für 80% meiner Wunschgeschwindigkeit ausgelegt, verkraften
dafür mehrere Abzweige und ein EMV-verseuchtes Servergehäuse. Um so ein
Kabel eine ordentliche Schirmung + ordentliche Terminierung +
ordentliche Stecker und schon müssten 3 Meter mit 400MBytes/s machbar sein.

Oder ein Multi-Koax, wie es fuer Ultraschalltastkoepfe
verwendet wird. Nippon-Denshi hat so etwas.

Interessante Variante, werd ich mir mal ansehen.


Grüße
Erik

 

[Joerg]

Hallo Falk,

Und die sind dann immer schön breitbandig, ohne Phasendrehung. 14 Bit
ECHTE Auflösung bei 200 Msps halte ich für keinen Pappenstiel!!!

Nun ja, beim letztem Design waren es 100MSPS und "nur" 12Bits.
Allerdings hatten wir das gruendlich durchgemessen und es war ordentlich
Reserve drin.

Grusel. Die Par-Ser Wandlung und wieder zurueck wird aufwendig und
teuer, wegen der Geschwindigkeiten.

WAS?????? Wo lebst du denn bitte schön? Das macht heute fast jedes FPGA
ohne gross ins Schwitzen zu kommen. Und mit integrierten Gbit
Tranceivern ist das alles fast nur Software.

Das ist mir schon bekannt. Aber zu welchen Kosten und Energieverbrauch?
In diesem Fall muessten das zwei FPGA sein, da potentialgetrennt. Geht
ganz schoen ins Budget. Und nach ein paar Jahren gibt es ein "new and
improved" FPGA, das "alte" wird als obsolete erklaert und man faengt vor
vorn an.

Gruesse, Joerg

http://www.analogconsultants.com

 

[Joerg]

Hallo Erik,

Grusel. Die Par-Ser Wandlung und wieder zurueck wird
aufwendig und teuer, wegen der Geschwindigkeiten.


Elegant schon, aber zumindest bei meinen Designs gibt es eine knallharte

Schallgrenze beim BOM Budget. Das hat schon mancher eleganter Loesung
einen Strick gedreht. Bislang musste ich noch alle Glasfaser Loesungen
aus diesem Grund begraben, auch wenn Kunden das echt schoen fanden.

Oder ein Multi-Koax, wie es fuer Ultraschalltastkoepfe verwendet wird.
Nippon-Denshi hat so etwas.

Interessante Variante, werd ich mir mal ansehen.


Unter 32 Koax habe ich sie allerdings noch nicht gesehen und auch diese

Loesung koennte auch ein Kostenproblem werden. Da koennte Deine Idee mit
dem Super Duper SCSI Kabel vorteilhafter sein.

Gruesse, Joerg

http://www.analogconsultants.com

 

[Erik G.]

Hallo Joerg,

Danke, wieder mal was gelernt.

Es sei denn, hier handelt es sich nicht um eine
Serienproduktion, sondern Einzelstuecke, wo
sich der ganze Gehirnschmalz nicht richtig lohnt.

Ich glaub ich hab noch nie was entwickelt das auch nur ansatzweise in einer dreistelligen Stückzahl hergestellt wurde.

Simple AM. 80dB? Aber locker.

Okay bei AM glaub ich an 80dB ohne das die Trägerfrequenz gleich das hundertfache der maximalen Nutzfrequenz beträgt. Nur ist auch
das nicht gerade mein üblicher Schaffensbereich.

Auf der Empfängerseite würd ich es mit einem Comperator mit
ausreichender/einstellbarer Hysterese versuchen. Solange zwischen
A und B ca. 0V sind bleibt der Ausgang stabil. Wenn durch die
Flanke auf der Primärseite vom Übertrager auf der Sekundärseite
ein kurzer Impuls, mit einer Spannung die größer als die Hysterese
ist, entsteht schaltet der Comperator entsprechend um. Die Polarität
vom Impuls ist doch abhängig von der Flankenrichtung. Auf der
Primärseite legt man einen Übertragerpin an den
AD-Wandler-Digitalausgang und das andere Pin auf Vcc/2, noch
ein Strombegrenzungswiederstand und fertig ist die potentialfreie
Digitalübertragung, zumindest in meiner Theorie, oder hab ich
was übersehen.

Das sollte fluppen.

Freut mich das mir mal jemand in analogen Dingen Recht gibt. So, zusammen mit dem SCSI-Kabel (das gibts einigermaßen preiswert von
der Rolle), werd ich es wohl machen.

Die Dinger gibt es ja zumindest im Viererpack und sie sind billig.

Ich weis ja nicht was Du mit "Dinger" meinst aber die Comperatoren und auch die Übertrager gibts in schnuckeligen SMD-Behausungen
mit je 4 Bewohnern.

Da sass dann schon mal ein 77er Ringkern neben einen 43er.

Und schon wieder verstehe ich, als Digitalfuzi, mal weider nur Bahnhof. Das soll jetzt keine Aufforderung sein mir einen
mehrseitigen Aufsatz über Trafo-Kernmaterialien zu liefern, ich will schließlich auch gar nicht alles wissen.

Sie haben sich nicht gebissen ;-)

Das Gegenteil hät mich auch sehr gewundert.


Grüße und Danke für Deine hilfreichen Antworten
Erik


--
PS.:

Dazu, und zu vielem anderem auch, gibts hier eigene Threads.

War nur ein Scherz.

Schon klar. Ich wollte mit meiner Ablehnung artfremder Themen nur sagen das ich nicht schon wieder einen abschweifenden und damit
unübersichtlichen Thread produzieren will. Ich diskutiere auch gerne über andere Dinge aber mal nicht in diesem Thread.

 

[Joerg]

Hallo Erik,

Ich glaub ich hab noch nie was entwickelt das auch nur ansatzweise in einer dreistelligen Stückzahl hergestellt wurde.

Wenn die Stueckzahlen zweistellig sind, lohnt es sich nicht, viel
Gehirnschmalz in die Kostenrechnung zu stecken. Ausser bei extrem
hochpreisigen Bauteilen. Eine Glasfaserstrecke, die ich mal eliminiert
hatte, war so ein Fall. Vielleicht ein paar hundert Anlagen pro Jahr,
nicht gerade die Welt. Doch die Kostenreduktion lag bei fast $1000 pro
System und da amortisierte sich das Einfliegen eine Consultants im
ersten Quartal des neuen Geraetes.

Simple AM. 80dB? Aber locker.

Okay bei AM glaub ich an 80dB ohne das die Trägerfrequenz gleich das hundertfache der maximalen Nutzfrequenz beträgt. Nur ist auch
das nicht gerade mein üblicher Schaffensbereich.

Die 80dB sind mit Mini-Circuits Mischern wirklich einfach zu erreichen.
Aber eine Bandbreite von 100MHz mit einigermassen flacher
Gruppenlaufzeit setzt wirklich etwas Erfahrung und einen Networkanalyzer
der gehobenen Klasse voraus.


< Comparator >

Das sollte fluppen.

Freut mich das mir mal jemand in analogen Dingen Recht gibt. So, zusammen mit dem SCSI-Kabel (das gibts einigermaßen preiswert von
der Rolle), werd ich es wohl machen.

Sagen wir mal, halb analog. Bei 200MSPS wird aber auch so manches
digitale ganz schnell wieder analog ;-)

Die Dinger gibt es ja zumindest im Viererpack und sie sind billig.

Ich weis ja nicht was Du mit "Dinger" meinst aber die Comperatoren und auch die Übertrager gibts in schnuckeligen SMD-Behausungen
mit je 4 Bewohnern.

Komperatoren meinte ich, in der Hoffnung, dass sie so in Deutsch
geschrieben werden. Ich kann aber nur alte Rechtschreibung.

Da sass dann schon mal ein 77er Ringkern neben einen 43er.

Und schon wieder verstehe ich, als Digitalfuzi, mal weider nur Bahnhof. Das soll jetzt keine Aufforderung sein mir einen
mehrseitigen Aufsatz über Trafo-Kernmaterialien zu liefern, ich will schließlich auch gar nicht alles wissen.

Also dann in Kuerze: Das sind Bezeichnungen von Fair-Rite, einem
Ferrithersteller. Europa hat andere, 3B4 und so, aber ich verwende kaum
noch EU Bauteile grosser Firmen. #77 is ein hochpermeabler Ferrit, der
sich gut fuer Schaltregler eignet oder fuer Faelle wie Deinen, wo man
mal ein paar Watt an Versorgung ueber eine isolierte Barriere hieven
muss. Zum Beispiel um einen abgesetzten AD Wandler zu versorgen.

#43 Material nimmt man fuer kleine Uebertrager im zig-MHZ Bereich, also
normalerweise zum Transfer von analogen und digitalen Signalen. Es lohnt
sich, fuer Experimente ein paar Ringkerngroessen beider Materialien in
die Schublade zu legen. Oder auch das entsprechende Philips oder Epcos
Ferrit. Es ist billig. Mein Favorit in Europa ist Kaschke, weil ich da
super Support bekommen habe.

Gruesse, Joerg

http://www.analogconsultants.com

 

[Erik G.]

Hallo,

14 Bit ECHTE Auflösung bei 200 Msps
halte ich für keinen Pappenstiel!!!

Ich auch nicht und schon allein deshalb möchte ich den AD-Wandler auf das Potential vom zu messenden Signal bringen und nicht
umgekehrt.

Und nach ein paar Jahren gibt es ein "new
and improved" FPGA, das "alte" wird als
obsolete erklaert und man faengt vor vorn an.

Das ist ein generelles Problem mit der heutigen Technik, genau deshalb versucht man (zumindest ich) so viel wie möglich in portabler
SW zu erledigen. In der Auswertelektronik steckt bereits ein FPGA drin, auf nem Evalboard, Eigenentwicklung wäre zu aufwendig.


Grüße
Erik

 

[Uwe Hercksen]

Erik G. schrieb:

Dafür dachte ich mich ja den Kondi vorm Trafo. Hinter dem würde dann bei jeder Flanke ein kurzer positiver oder negativer Spike
kommen und dieser dann vom Trafo übertragen. Auf der Sekundärseite müßte der Spike wieder raus kommen und ein Comperator mit
ausreichender Hysterese sollte daraus wieder TTL-Pegel machen können. Die Hysterese beim Comperator muß auf jeden Fall groß genug
sein um das Rauschen und andere Störungen hinterm Trafo zu ignorieren. Soweit meine Theorie, ob das überhaut eine Chance hat zu
funktionieren kann ich nicht beurteilen werde ich aber mal bei Gelegenheit testen.

Hallo,

und was machst Du bei Folgen von mehreren Nullen oder Einsen hintereinander?

Bye

 

[Erik G.]

Hallo Uwe Hercksen,

Dafür dachte ich mich ja den Kondi vorm Trafo. Hinter dem
würde dann bei jeder Flanke ein kurzer positiver oder negativer
Spike kommen und dieser dann vom Trafo übertragen. Auf
der Sekundärseite müßte der Spike wieder raus kommen und
ein Comperator mit ausreichender Hysterese sollte daraus
wieder TTL-Pegel machen können. Die Hysterese beim
Comperator muß auf jeden Fall groß genug sein um das
Rauschen und andere Störungen hinterm Trafo zu ignorieren.

und was machst Du bei Folgen von
mehreren Nullen oder Einsen hintereinander?

Also, wenn ich mich nicht irre, dann entsteht dabei auf der Sekundärseite gar keine Spannung und der Comperator wird, dank seiner
Hysterese, seinen Ausgang auf den letzen aktuellen Wert lassen. Zwei mal hintereinander die selbe Flanke sollte am
AD-Wandler-Digital-Ausgang nicht auftreten so das der Übertrager immer nur die Flanken übertragen muss um den Comperator zum toggeln
zu bringen. Auch sehr flache Flanken, so das der Comperator nicht anspricht, dürfte der AD-Wandler wohl nicht erzeugen (laut
datasheet).


Grüße
Erik

 

[Joerg]

Hallo Erik,

14 Bit ECHTE Auflösung bei 200 Msps
halte ich für keinen Pappenstiel!!!

Ich auch nicht und schon allein deshalb möchte ich den AD-Wandler auf das Potential vom zu messenden Signal bringen und nicht
umgekehrt.

Dann muss er aber wohl auch isoliert versorgt werden. Ohne grosses
Kopfzerbrechen geht das nur, wenn man hier synchronisiert und soweit ich
Dich verstanden habe, ist das bei Deinem zu messenden Signal nicht
moeglich. Also nochmal ueberdenken.

Und nach ein paar Jahren gibt es ein "new
and improved" FPGA, das "alte" wird als
obsolete erklaert und man faengt vor vorn an.

Das ist ein generelles Problem mit der heutigen Technik, genau deshalb versucht man (zumindest ich) so viel wie möglich in portabler
SW zu erledigen. In der Auswertelektronik steckt bereits ein FPGA drin, auf nem Evalboard, Eigenentwicklung wäre zu aufwendig.


Was man in SW erledigen kann, sollte man auch so tun. Ansonsten nehme

ich 'hausbackene' Chips und Bauteile, die schon mehr als ein Jahrzehnt
laufen.

Gruesse, Joerg

http://www.analogconsultants.com

 

[Marte Schwarz]

Hi Erik,

Also, wenn ich mich nicht irre, dann entsteht dabei auf der Sekundärseite
gar keine Spannung und der Comperator wird, dank seiner Hysterese, seinen
Ausgang auf den letzen aktuellen Wert lassen. Zwei mal hintereinander die
selbe Flanke sollte am AD-Wandler-Digital-Ausgang nicht auftreten so das
der Übertrager immer nur die Flanken übertragen muss um den Comperator zum
toggeln zu bringen. Auch sehr flache Flanken, so das der Comperator nicht
anspricht, dürfte der AD-Wandler wohl nicht erzeugen (laut datasheet).

Hast Du gerade eine Typenbezeichnung dieses schnellen Komparators parat?
IMHO haben die bei 100 MHZ auch nicht mehr gerade so viel im Angebot.
Marte

 

[Joerg]

Hallo Uwe,

und was machst Du bei Folgen von mehreren Nullen oder Einsen
hintereinander?

Das Problem tritt nur auf nach dem Einschalten. Dann wissen die
Komparatoren nicht, wo sie sich hinbegeben sollten. Meist werden sie und
der AD Wandler alle kurz auf Null gesetzt.

Gruesse, Joerg

http://www.analogconsultants.com

 

[nyffeler]

In article <bOtBf.2811$2O6.185@newssvr12.news.prodigy.com>, Joerg <notthisjoergsch@removethispacbell.net> wrote:

Zwar habe ich das original Posting nicht mehr und weiss daher nicht was für
Spez. gesucht sind, doch ist mir heute eine Alternative zu Optokoppler in den
e-mail Briefkasten geflattert.

Ein kapazitiver Koppler von TI Typ ISO721 bis 150Mbps mit 4kV Isolation.
Genaueres auf:
http://www.ti.com/corp/docs/landing/iso721/index.
htm?DCMP=hpa_intf_iso721&HQS=NotApplicable+EM+iso721-em

 

[Erik G.]

Hallo,

Hast Du gerade eine Typenbezeichnung dieses
schnellen Komparators parat? IMHO haben die
bei 100 MHZ auch nicht mehr gerade so viel im Angebot.

Nein, der steht noch nicht fest.
Aber bei Maxim, und den sonstigen "Üblichen Verdächtigen" wohl auch, gehts bis <1ns Propagation-Delay.


Grüße
Erik