High-Speed-Optokoppler

[Erik G.]

Hallo NG,

ich möchte einen AD-Wandler mit 200MHz und 16Bit (momentan sinds nur 14 aber das Interface ist 16Bit) potentialfrei betreiben und
hab versucht passende Optokoppler zu finden. Nur scheints in dieser Geschwingkeitskategorie keine zu geben, das schnellste was ich
gefunden hab ist die HCPL-0900 Familie und die macht bei 100Mb/s Schluss und die Delays sich auch zu hoch.

Gibts überhaupt Optokoppler in der von mir gewünschten Geschwindigkeit?
Wenn nein, wie könnte ich den sonst so eine potentialfreie Anbindung gestalten?


Grüße
Erik

 

[Michael Koch]

Hi,

Gibts überhaupt Optokoppler in der von mir gewünschten Geschwindigkeit?
Wenn nein, wie könnte ich den sonst so eine potentialfreie Anbindung
gestalten?

such mal nach Glasfaser Sender / Empfänger.

Gruss
Michael

 

[Erik G.]

Hallo Michael Koch,

such mal nach Glasfaser Sender / Empfänger

Danke für diesen Hinweis, hast Du mal ein Link o.ä.
mit Google komm ich irgentwie nicht weiter, da bekomme ich nur Ethernetprodukte und ähnliches Zeugs

Grüße
Erik

 

[Michael Koch]

Danke für diesen Hinweis, hast Du mal ein Link o.ä.
mit Google komm ich irgentwie nicht weiter, da bekomme ich nur
Ethernetprodukte und ähnliches Zeugs

Ein besserer Suchbegriff wäre wohl "fiber optic" oder ähnlich, habe gerade
dies hier gefunden, da steht dass es bis 10Gbps geht.
http://www.hitachi-cable.com/product/optical.html

Gruss
Michael

 

[Rafael Deliano]

"Erik G." schrieb:
Es gebricht immer noch am Realnamen.

wie könnte ich den sonst so eine potentialfreie Anbindung gestalten?
Eventuell Pulstrafos, soweit man das Signal taktet, sodaß man

DC los wird.

MfG JRD

 

[Joerg]

Hallo Erik,

ich möchte einen AD-Wandler mit 200MHz und 16Bit (momentan sinds nur 14 aber das Interface ist 16Bit) potentialfrei betreiben und
hab versucht passende Optokoppler zu finden. Nur scheints in dieser Geschwingkeitskategorie keine zu geben, das schnellste was ich
gefunden hab ist die HCPL-0900 Familie und die macht bei 100Mb/s Schluss und die Delays sich auch zu hoch.

Gibts überhaupt Optokoppler in der von mir gewünschten Geschwindigkeit?
Wenn nein, wie könnte ich den sonst so eine potentialfreie Anbindung gestalten?

Das kann suendhaft teuer werden. Ein Kunde hatte so eine "Loesung", bei
der Optokoppler und Glasfaser der Edelklasse zum Einsatz kamen. Das habe
ich dann alles hinausgeworfen und durch Uebertrager und etwas Elektronik
ersetzt, so wie es Rafael andeutete. Die Kosten pro System gingen von
einigen hundert Dollars auf unter $20. Etliche Industrievertreter waren
danach stinksauer auf mich.

Gruesse, Joerg

http://www.analogconsultants.com

 

[Erik G.]

Hallo Joerg,

Das habe ich dann alles hinausgeworfen und durch
Uebertrager und etwas Elektronik ersetzt, so wie es Rafael andeutete.

Könntest Du zu "etwas Elektronik" bitte noch ein wenig mehr schreiben?
Ich würde das so lösen das der TTL-Ausgang vom AD-Wandler über ein Kondi auf ein Pin auf die Primärwicklung geht, anderes Pin auf
Masse, und die SekundärWicklung mit beiden Anschlüssen auf einen Komperator mit entsprechender Hysterese. Nur hab ich irgendwie das
Gefühl das sowas nicht funktionieren kann.

Die Kosten pro System gingen von einigen hundert
Dollars auf unter $20.

Das glaube ich gerne. Ein weiteres Problem der tollen Glasfaserlösung ist das die parallelen Daten erst serialliesiert werden müssen
und dabei entstehen einige, zum Teil kaum abschätzbare, Latenzen welche ich natürlich vermeiden möchte. Klar währe es eine coole
Sache wenn ich den AD-Wandler näher an die Messstelle bringen könnte und nur eine einzelne Glasfaser zur Auswertelektronik ginge
(habe ich eigentlich schon erwähnt das es 4 AD-Wandler sind?) aber wenn ich mir den Aufwand und die Kosten ansehe wird mir ganz
anders.

Grüße
Erik

 

[Uwe Hercksen]

Erik G. schrieb:

Könntest Du zu "etwas Elektronik" bitte noch ein wenig mehr schreiben?
Ich würde das so lösen das der TTL-Ausgang vom AD-Wandler über ein Kondi auf ein Pin auf die Primärwicklung geht, anderes Pin auf
Masse, und die SekundärWicklung mit beiden Anschlüssen auf einen Komperator mit entsprechender Hysterese. Nur hab ich irgendwie das
Gefühl das sowas nicht funktionieren kann.

Hallo,

ja, da fehlt ja auch die Kodierung ohne Gleichspannungsanteil. Macht man
ja auch bei der Speicherung auf Platten und Floppies.
Nur wenn das kodierte Signal keinen Gleichspannungsanteil enthält kann
es der Trafo übertragen.

Bye

 

[Marte Schwarz]

Hallo,

(habe ich eigentlich schon erwähnt das es 4 AD-Wandler sind?) aber wenn
ich mir den Aufwand und die Kosten ansehe wird mir ganz anders.

hatte ich nichtbei analog.com letztes Jahr ein AD-Wandler mit galvan
Trennung gesehen? vielleicht nicht schnell genug ?

Marte

 

[Erik G.]

Hallo Uwe Hercksen,

ja, da fehlt ja auch die Kodierung ohne Gleichspannungsanteil.

Das sind 200 MBit/s pro Ader, womit soll ich das codieren?
Mit ein bißchen TTL-Zeugs aus der Bastelkiste ist da nichts anzufangen.
Und wenn ich dafür nen richtigen FPGA nehmen muß dann kann ich auch gleich die fertigen Glasfaser-Transceiver mit integriertem
Ser/Des nehmen, dürfte sich preislich nicht viel nehmen.

Macht man ja auch bei der Speicherung auf Platten und Floppies.

weis ich

Nur wenn das kodierte Signal keinen Gleichspannungsanteil
enthält kann es der Trafo übertragen.

Dafür dachte ich mich ja den Kondi vorm Trafo. Hinter dem würde dann bei jeder Flanke ein kurzer positiver oder negativer Spike
kommen und dieser dann vom Trafo übertragen. Auf der Sekundärseite müßte der Spike wieder raus kommen und ein Comperator mit
ausreichender Hysterese sollte daraus wieder TTL-Pegel machen können. Die Hysterese beim Comperator muß auf jeden Fall groß genug
sein um das Rauschen und andere Störungen hinterm Trafo zu ignorieren. Soweit meine Theorie, ob das überhaut eine Chance hat zu
funktionieren kann ich nicht beurteilen werde ich aber mal bei Gelegenheit testen.


Grüße
Erik

 

[Joerg]

Hallo Erik,

Das habe ich dann alles hinausgeworfen und durch
Uebertrager und etwas Elektronik ersetzt, so wie es Rafael andeutete.

Könntest Du zu "etwas Elektronik" bitte noch ein wenig mehr schreiben?
Ich würde das so lösen das der TTL-Ausgang vom AD-Wandler über ein Kondi auf ein Pin auf die Primärwicklung geht, anderes Pin auf
Masse, und die SekundärWicklung mit beiden Anschlüssen auf einen Komperator mit entsprechender Hysterese. Nur hab ich irgendwie das
Gefühl das sowas nicht funktionieren kann.

Ich hatte das Eingangssignal potentialgetrennt, nicht die digitale
Seite. Das ist viel oekonomischer, nur ein Uebertrager.

Wenn Du unbedingt die Datenleitungen trennen moechtest, kann man sich
die Klemmung des Gleichanteils sparen ueber Flankenauswertung. Das
deutsche Wort faellt mir nicht mehr ein, Richtungstaktschrift oder so?
D.h. das FPGA oder was immer auf der Empfangsseite sitzt, sieht sich nur
an, ob nach der letzten negativen Flanken innerhalb des Taktrahmens eine
positive kam oder nicht. Dies indiziert, ob das Bit Low oder High ist.

Die Kosten pro System gingen von einigen hundert
Dollars auf unter $20.

Das glaube ich gerne. Ein weiteres Problem der tollen Glasfaserlösung ist das die parallelen Daten erst serialliesiert werden müssen
und dabei entstehen einige, zum Teil kaum abschätzbare, Latenzen welche ich natürlich vermeiden möchte. Klar währe es eine coole
Sache wenn ich den AD-Wandler näher an die Messstelle bringen könnte und nur eine einzelne Glasfaser zur Auswertelektronik ginge
(habe ich eigentlich schon erwähnt das es 4 AD-Wandler sind?) aber wenn ich mir den Aufwand und die Kosten ansehe wird mir ganz
anders.

Kann man alles gut abschaetzen, wird aber mit der Aufnahme eine
Kleinkredites einhergehen ;-)

Welch Zufall, bei mir waren es auch vier Wandler. Jeder mit 100MSPS,
aber das war Anfang der 90er. Nachdem ich die optische Chose
herausgeworfen hatte, sah ich mir die Abschreibungsliste fuer die im
Lager verbliebenen Koppler und Fasern an. Da wurde mir echt uebel...

Gruesse, Joerg

http://www.analogconsultants.com

 

[Rafael Deliano]

Richtungstaktschrift oder so? ... sieht sich nur
an, ob nach der letzten negativen Flanken innerhalb des Taktrahmens
eine positive kam oder nicht.
Manchester Code. google oder http://www.embeddedFORTH.de Heft 6

Vgl auch den seriellen Avionik-Bus MIL-STD 1553 der seit
anno 1973 mit 100kBit/sec bzw. 1Mbit/sec über Trafos läuft.

MfG JRD

 

[Joerg]

Hallo Rafael,

Richtungstaktschrift oder so? ... sieht sich nur
an, ob nach der letzten negativen Flanken innerhalb des Taktrahmens
eine positive kam oder nicht.

Manchester Code. google oder http://www.embeddedFORTH.de Heft 6
Vgl auch den seriellen Avionik-Bus MIL-STD 1553 der seit
anno 1973 mit 100kBit/sec bzw. 1Mbit/sec über Trafos läuft.

In der Avionik wurde das m.W. schon viel laenger eingesetzt. Ich wusste
eben nur nicht, was der korrekte preussische Ausdruck dafuer ist. Ist es
Richtungstaktschriftverfahren? Ich habe zwar in Deutschland studiert,
aber das ist ewig her (und wegen der Kosten eh meist mit Schaum's
Outline gelernt...).

Gruesse, Joerg

http://www.analogconsultants.com

 

[B.Eckstein]

Erik G. schrub im Jahre 19.01.2006 12:32:

Gibts überhaupt Optokoppler in der von mir gewünschten Geschwindigkeit?
Wenn nein, wie könnte ich den sonst so eine potentialfreie Anbindung gestalten?

Die Magnetkoppler ADuM 1400 von Analog Devices schaffen 100Mbps.
Vielleicht gibt's da noch schnellere.

--
B.Eckstein, eck@ivu.de Cheap, Fast, Good - pick any two of them
Die FAQ zu de.comp.hardware.netzwerke: http://how.to/dchn
Mozilla-Tips: http://mozilla-anleitung.de/ http://www.holgermetzger.de/

 

[Erik G.]

Hallo Joerg,

Ich hatte das Eingangssignal potentialgetrennt,
nicht die digitale Seite. Das ist viel
oekonomischer, nur ein Uebertrager.

Ich möchte die 200MHz Abtastrate und die 14 Bit möglichst gut ausreizen,
das Eingangssignal geht von DC bis ca. 50MHz und das dürfte für einen
Übertrager kaum zu schaffen sein.

Wenn Du unbedingt die Datenleitungen trennen moechtest,
kann man sich die Klemmung des Gleichanteils sparen
ueber Flankenauswertung. Das deutsche Wort faellt mir
nicht mehr ein, Richtungstaktschrift oder so? D.h. das
FPGA oder was immer auf der Empfangsseite sitzt, sieht
sich nur an, ob nach der letzten negativen Flanken
innerhalb des Taktrahmens eine positive kam oder nicht.
Dies indiziert, ob das Bit Low oder High ist.

Das sind aber 2 Flanken pro Bit, mir währe es lieber wenn pro Flanke, im
Digitalstrom, auch nur eine Flanke über den Übertrager muss. Und die
Richtung der Flanke hinter den Übertrager korrespondiert mit der
Richtung der Flanke vom Digitalstrom. Eine richtige Kodierung erfordert
auf der Seite vom AD-Wandler auch die passende Logik, also mindestens
einen CPLD, und das möchte ich mir gerne sparen.

Welch Zufall, bei mir waren es auch vier Wandler.
Jeder mit 100MSPS, aber das war Anfang der 90er.

??Bits ?

Nachdem ich die optische Chose herausgeworfen hatte,
sah ich mir die Abschreibungsliste fuer die im Lager
verbliebenen Koppler und Fasern an. Da wurde mir echt uebel...

Darauf antworte ich jetzt mal nicht, bevor wieder aus einem harmlosen
Thread eine philosophische/politische Grundsatzdiskusion wird.


Grüße
Erik

 

[Erik G.]

B.Eckstein schrieb:

Die Magnetkoppler ADuM 1400 von Analog Devices schaffen 100Mbps.

Der ADuM3100 und der ADuM1100 sind etwas besser und der ADuM1400 ist
fast gar nicht besser als der HCPL-0900, leider, trotzdem Danke für den
Tipp. Die ganzen Delays u.ä. müssten auf etwa 1/3 reduziert werden dann
wärs Okay.

Vielleicht gibt's da noch schnellere.

Wohl nicht von Analog Devices.


Grüße
Erik

 

[Joerg]

Hallo Erik,

Ich hatte das Eingangssignal potentialgetrennt,
nicht die digitale Seite. Das ist viel
oekonomischer, nur ein Uebertrager.

Ich möchte die 200MHz Abtastrate und die 14 Bit möglichst gut ausreizen,
das Eingangssignal geht von DC bis ca. 50MHz und das dürfte für einen
Übertrager kaum zu schaffen sein.

Bis hinunter zu DC geht es nur mit Klemmung, wie es zum Beispiel in der
Fernsehtechnik gemacht wird. Dafuer muss aber Zeit fuer einen Sync Puls
sein.

Oder man moduliert den ganzen Kram auf einen Traeger, dann ist
Potentialtrennung ein Kinderspiel.

Wenn Du unbedingt die Datenleitungen trennen moechtest,
kann man sich die Klemmung des Gleichanteils sparen
ueber Flankenauswertung. Das deutsche Wort faellt mir
nicht mehr ein, Richtungstaktschrift oder so? D.h. das
FPGA oder was immer auf der Empfangsseite sitzt, sieht
sich nur an, ob nach der letzten negativen Flanken
innerhalb des Taktrahmens eine positive kam oder nicht.
Dies indiziert, ob das Bit Low oder High ist.

Das sind aber 2 Flanken pro Bit, mir währe es lieber wenn pro Flanke, im
Digitalstrom, auch nur eine Flanke über den Übertrager muss. Und die
Richtung der Flanke hinter den Übertrager korrespondiert mit der
Richtung der Flanke vom Digitalstrom. Eine richtige Kodierung erfordert
auf der Seite vom AD-Wandler auch die passende Logik, also mindestens
einen CPLD, und das möchte ich mir gerne sparen.

Es ist nur eine Flanke pro Bit:
Positive Flanke = Wechsel von Low nach High.
Negative Flanke = Wechsel von High nach Low.
Keine Flanke = Vorheriger Logikzustand wird beibehalten.

Dafuer gibt es sicher Chips. Aber wir brauchten fuer so etwas nie
welche, deswegen kann ich ohne Suche keine nennen. Im Prinzip ist es
nichts anderes, als ein Flip-Flop pro Bit, welches auf beide
Flankenrichtungen reagiert.

Welch Zufall, bei mir waren es auch vier Wandler.
Jeder mit 100MSPS, aber das war Anfang der 90er.

??Bits ?

6 Bits. Kurz darauf kam dann ein Projekt mit vier mal 25MSPS und 12 Bits.

Nachdem ich die optische Chose herausgeworfen hatte,
sah ich mir die Abschreibungsliste fuer die im Lager
verbliebenen Koppler und Fasern an. Da wurde mir echt uebel...

Darauf antworte ich jetzt mal nicht, bevor wieder aus einem harmlosen
Thread eine philosophische/politische Grundsatzdiskusion wird.

Hach, wir hatten lange nicht mehr ueber ElektroG diskutiert 8-D

Gruesse, Joerg

http://www.analogconsultants.com

 

[Rafael Deliano]

Ist es Richtungstaktschriftverfahren?
offiziös Steinbuch "Taschenbuch

der Nachrichtenverarbeitung" Springer 1962:

Richtungsschrift = NRZ
Richtungswechselschrift = modified NRZ
Zweiphasenschrift = Wellenschrift =
phase modulation = phase shift method
d.h. Manchester
Zweifrequenzschrift = frequency doubling method
d.h. F2F vgl Magnetkarten

MfG JRD

 

[Falk Brunner]

Erik G. schrieb:

Ich möchte die 200MHz Abtastrate und die 14 Bit möglichst gut ausreizen,
das Eingangssignal geht von DC bis ca. 50MHz und das dürfte für einen
Übertrager kaum zu schaffen sein.

Dir ist hoffentlich schon klar, dass das keine triviale Aufgabe ist? Hat
schon seinen Grund, warum die Oszis von TEK & CO mit potentialgetrennten
Kanälen ein wenig kosten.

Das sind aber 2 Flanken pro Bit, mir währe es lieber wenn pro Flanke, im
Digitalstrom, auch nur eine Flanke über den Übertrager muss. Und die

Klar, Manchester-Code verdoppelt quasi die Datenrate.

Richtung der Flanke hinter den Übertrager korrespondiert mit der
Richtung der Flanke vom Digitalstrom. Eine richtige Kodierung erfordert
auf der Seite vom AD-Wandler auch die passende Logik, also mindestens
einen CPLD, und das möchte ich mir gerne sparen.

Da wirst du wohl nicht drum herum kommen. Mal so ne Idee. FPGA macht
Parallel/Seriall Wandlung (man bedenke, 16 Bit x200 Msps = 3.2 Gbit/s
!!!), danach 8B/10B Kodierung. Das kann problemlos mittels AC-Kopplung
(Kondensatoren übertragen werden). Dafür könnte man einen Virtex-IIPRO
von Xilinx nehmen, der kleinste hat 4 Gigabit-Tranceiver und kostet ca.
40$. Damit könnte man 2 Kanäle erschlagen.

MFG
Falk

 

[Erik G.]

Hallo Joerg,

Bis hinunter zu DC geht es nur mit Klemmung, wie es
zum Beispiel in der Fernsehtechnik gemacht wird.

Ich weiß zwar nicht was Du mit "Klemmung" meinst, aber Analogtechnik ist
auch wirklich nicht mein Spezialgebiet.

Dafuer muss aber Zeit fuer einen Sync Puls sein.

Die ist definitiv nicht vorhanden. Das Signal soll aufgezeichnet werden,
lückenlos für mehrere Sekunden.

Oder man moduliert den ganzen Kram auf einen Traeger,
dann ist Potentialtrennung ein Kinderspiel.

Der AD-Wandler hat theoretisch 80db Dynamik und kann alle 5ns einen
neuen Wert erfassen. Das dürfte mit FM ziemlich schwer werden und vor
allem auch reichlich teuer wenn der AD-Wandler das schwächste Glied in
der Kette sein soll. Die Glasfaservariante ist IMO eine recht gute
Variante wenn nicht der Preis und die Latenzen in den Ser/Des-Chips wären.

Es ist nur eine Flanke pro Bit:
Positive Flanke = Wechsel von Low nach High.
Negative Flanke = Wechsel von High nach Low.
Keine Flanke = Vorheriger Logikzustand wird beibehalten.

Dafuer gibt es sicher Chips. Aber wir brauchten fuer so etwas nie
welche, deswegen kann ich ohne Suche keine nennen. Im Prinzip ist es
nichts anderes, als ein Flip-Flop pro Bit, welches auf beide
Flankenrichtungen reagiert.

Auf der Empfängerseite würd ich es mit einem Comperator mit
ausreichender/einstellbarer Hysterese versuchen. Solange zwischen A und
B ca. 0V sind bleibt der Ausgang stabil. Wenn durch die Flanke auf der
Primärseite vom Übertrager auf der Sekundärseite ein kurzer Impuls, mit
einer Spannung die größer als die Hysterese ist, entsteht schaltet der
Comperator entsprechend um. Die Polarität vom Impuls ist doch abhängig
von der Flankenrichtung. Auf der Primärseite legt man einen
Übertragerpin an den AD-Wandler-Digitalausgang und das andere Pin auf
Vcc/2, noch ein Strombegrenzungswiederstand und fertig ist die
potentialfreie Digitalübertragung, zumindest in meiner Theorie, oder hab
ich was übersehen.

Ob das auch in der Praxis funktioniert möchte ich jedenfalls mal
ausprobieren.

6 Bits.

Das sind auch "nur" 36db und damit eine analoge Übertragung viel
leichter realisierbar, vor allem wenn nicht bis DC runter.

Hach, wir hatten lange nicht mehr ueber ElektroG diskutiert 8-D

Dazu, und zu vielem anderem auch, gibts hier eigene Threads.


Grüße
Erik