S
steadymind
Guest
500MSPS ist mit hoher Abtastrate und kann man wahrscheinlich zeitlich verschachtelt DAC-Architektur verwenden zu geben ur Ladungsumverteilungs dac mehr Zeit zu begleichen. Was specs are u-Targeting für?
R
Ravinder487
Guest
Ich bin nur über die Geschwindigkeit des DAC belästigt. Kann u bitte geben Sie mir ein paar gute Papiere auf verschachtelten DAC-Architekturen. Wenn ich auf netto Gesucht wurde nach DAC-Architekturen Ich habe festgestellt, dass einige von ihnen sind mit DNL und INL über 3to 4LSB.Won 't es sein, jedes Problem mit diesem DAC in einem ADC?
R
Ravinder487
Guest
Hallo zusammen, ich habe Bodenplatte Sampling-Technik in dieser Schaltung verwendet. Auch die Nutzung dieser Strecke, die ich bekommen abhängiges Signal Glitch ich in meinem output.I weiß nicht, wie man Dummy-Schalter für diese Bootstrap switch.If hinzuzufügen jemand ein paar Ideen plz Aktie mit mir. eine weitere grundlegende Frage ist, ob ich Anstiegszeit (auch Abfallzeit) von Steuersignal zu steigern, indem zwei mal, warum nicht Amplitude der Glitch von 2 mal zu reduzieren?
E
erikl
Guest
Weil der Glitch Amplitude hängt von der C-Verhältnis. Die C-Werte nicht durch Änderung der Slew-Rate ändern.
R
Ravinder487
Guest
aber mir scheint es, wie ist etwas ähnlich wie Wechselrichter, wo der Überlappkapazität Paare eine gewisse Menge an Input zu output.And zu Glitch erhöhen wir Slew Rate des Signals bei gate.Here auch Höhepunkt der Glitch reduzieren sich nicht auf die Hälfte zu reduzieren erhöhen, wenn wir erschlugen von zwei mal.
C
checkmate
Guest
In einem Wechselrichter, gibt es immer einen Weg mit niedriger Impedanz gekoppelt ist, um solche Ladungen (dh entweder durch die NMOS oder PMOS oder beiden) zu führen, so dass jeder transienter Kopplung wird weniger offensichtlich, wenn Anstiegsgeschwindigkeiten reduziert werden. Hier gibt es keine niederohmigen Pfad. Etwaige Gebühren gekoppelt werden einfach dort zu bleiben, sei es eine schnelle oder langsame Kupplung Kupplung, bis sie langsam entweicht in das Substrat. Deshalb der Kapazitätswert im eingeschalteten Kappe immer auf dem unteren Ende durch 1 beschränkt. Passende 2. Parasitics
R
Ravinder487
Guest
@ Matt: Auch mit Bodenplatte Probenahme Ich bekomme Signal abhängig Glitch, wie man über dieses Problem zu kommen!. Und auch Größe der Dummy-Transistor wird bewirken Höhe von Glitch von einigen zehn volts.Should die Größe der Dummy-Transistor immer halb so groß wie Hauptschalter immer? [COLOR = "Silver"] [SIZE = 1] ---- ------ Beitrag hinzugefügt um 16:59 ---------- Vorheriger Beitrag war um 16:54 ---------- [/SIZE] [/COLOR] In der Schaltung unten wird die GBW der Opamp bestimmt die maximale Abtastrate DAC?
C
checkmate
Guest
Bodenplatte Probenahme nur erzwingt, dass alle (oder zumindest die Mehrheit ) der Ladungsinjektion auf die gleichen Knoten des Schalters, die später abgebrochen werden kann Ausschalten über Differenzschaltungen. Es verringert nicht irgendwelche "Glitches". Darüber hinaus bedeutet es nicht mit den anderen Nichtidealitäten. Schalterattrappen reduziert Taktdurchführung, aber der Grad der Reduzierung ist völlig nicht-zuverlässig. Die Halb-Dimensionierung der Regel geht davon aus, dass beide Enden des Schalters die gleiche Impedanz sieht, weshalb die Durchführung Ladungen gleichmäßig auf beide Enden verteilt. Realistisch gesehen, wie möglich ist, dass? Schließlich, wenn Sie noch mit 5ff Kappen, ist Ihre einzige Möglichkeit, um entweder zu reduzieren parasitären, oder erhöhen Sie Ihre Kappe.
Die maximale Abtastrate wird größtenteils durch die Einschwingzeit der Operationsverstärker bestimmt.In der Schaltung unten gezeigt wird die GBW des Operationsverstärkers bestimmt die maximale Abtastrate DAC?
R
Ravinder487
Guest
kann u plz erklären, warum ist es so!
R
Ravinder487
Guest
Ich habe meine Kapazität zu 20ff geändert, aber Bootstrap-Schalter ist nicht Tracking-Eingang signal.And, wenn eine Größe von Bootstrap-Transistor ist so den Kondensator in größeren Störungen am Kondensator oberen Platte resultierende fahren wird erhöht.
S
steadymind
Guest
zunehmende ur bootstrapped Transistorgröße erhöht ur parasitäre Caps, so dass dies ein gutes Geschäft von Ladungsumverteilungs mit Ihrem Probenahme Kappe verursachen. Wenn Ihr Probenahme Kappe hoch, um die parasitäre Kappe verglichen dann die Wirkung ist geringer. wenn u Taping werden das Design dann Größe ur Kappe auf übereinstimmenden / parasitären anstatt Lärm basiert.
- Ihr Switch ist nicht für richtig ...
C
checkmate
Guest
Dann sind Sie der Ansicht, dass Sie gezielt eine Abtastrate, die so hoch, dass es nicht erreichbar ist, indem Ihr Prozess?
R
Ravinder487
Guest
Switch ich verwendet habe, wurde erwähnt, befestigt Wenn Sie keine Erfahrung mit Schaltung können Sie bitte erklären, wie man diese Schaltung zu verbessern haben, denn für 5ff Kapazität es ist recht gut arbeiten
R
Ravinder487
Guest
L
leo_o2
Guest
Hinzufügen von Dummy-Transistor lässt sich die Ladungsinjektion und Clock-Feed-thru zu reduzieren. Als Ergebnis wird der Störimpuls unterdrückt werden.
R
Ravinder487
Guest
Aber Dummy-Transistor mit invertierten Steuersignal zugeführt werden sollte, wie kann ich dann invertierte Signal erzeugen wie die Bootstrap-Schalter durch ein komplexes circuitary gesteuert wird .... [COLOR = " Silver "] [SIZE = 1] ---------- Beitrag hinzugefügt um 15:56 ---------- Vorheriger Beitrag war um 14:48 --------- - [/SIZE] [/COLOR]
@ Matt:. Im Dokument, das Sie haben vorgeschlagen, es wird gesagt, dass wir nur feste Ladungsinjektion und festen feed thru haben, aber ich bin immer abhängiges Signal Ladungsinjektion.
C
checkmate
Guest
Das ist, weil du völlig außer Acht gelassen haben, dass Ihr Problem eine parasitäre Komponente, die ich vermute, ist ein wesentlicher Faktor mit einem 5ff Kappe, und nicht nur Ladungsinjektion und Taktdurchführung hat. Sie sollten wirklich versuchen, alternative Architekturen zu bewerten, oder versuchen Sie irgendeine Art von verschachtelten Architektur, um Ihre Sampling-Rate zu senken.
R
Ravinder487
Guest
Welcher Wert der Kapazität ist Ihrer Meinung nach angemessen? eine weitere Frage ist, ob es nur in festen Ladungsinjektion und festen Taktdurchführung Ergebnisse können nicht gedenken wir seiner nur als Offset-Fehler und nehmen Sie sie mit einem Level-Shifter und nicht unter Verwendung eines Differential Opamp?
S
steadymind
Guest
1. können Sie die Verstärkerschaltung in unserem Beitrag so lange angezeigt, wie es u erforderliche Verstärkung und Bandbreite 2 bietet. versuchen, einige Schalter (Basis-Transmission-Gate & bootstapped) mit unterschiedlichen Cap-Werte (5f, 20f, 100f, 200f) - u wird die Panne zu verringern als zu erhöhen u den Deckel zu finden. Dummy sind hilfreich bei der Verringerung Uhr feed thru und in gewissem Maße Ladungsinjektion. bootstrapped benötigen Spannungen, die über Sie gehen normalen VDD - so die Zuverlässigkeit wird ein Thema sein. 3. verschachtelten ADC bedeuten parallel ADCs architecure. (Ex) u können 2 ADCs arbeiten bei 250MSPS Mux und dort Ein-und Ausgänge. 4. u wird immer einen gewissen Stichprobenfehler an den Eingängen, solange dieser Fehler nicht abhängiges Signal u kann dann betrachten sie als Offset (DC-Fehler), wenn u Gebrauch differentiellen Struktur der Fehler wird angenommen, dass gleiche und wird von der AMP abgelehnt bekommen aufgrund seiner CMRR.
R
Ravinder487
Guest
Vielen Dank an Alle, habe ich geändert, um 10pF Kondensator, jetzt Ladungsinjektion wird unten 20mV.But mein Sample and Hold-Schaltung ist um 600PS unter der Eingangsspannung zu verfolgen, kann jemand empfehlen, mir ein paar High-Speed-Sample and Hold-Schaltungen, die nicht über Operationsverstärker in sie.