Timing HV-Schalter mit H-BrĂźcke

  • Thread starter Holger Schieferdecker
  • Start date
Am 20.11.2019 um 14:21 schrieb Michael S.:
Am 20.11.2019 um 13:11 schrieb Holger Schieferdecker:
Am 19.11.2019 um 16:50 schrieb Michael S.:

Passt ungefähr. Hängt aber stark von der Last und der Leitungslänge
dahin ab. Du bist ja Kapazitiv unterwegs. Da wird das ganze eher
langsamer. DafĂźr hast Du riesige Peak-StrĂśme.

Ja, da sollte ich sowieso zwischen Netzteil und BrĂźcke passende
Widerstände vorsehen, ich dachte so an 20..50 Ohm. Damit wäre der
Peak-Strom auf 25..10 A begrenzt.
Diese Widerstände sind in Reihe zur Pockels-Zelle direkt am Ausgang der
BrĂźcke sicher besser aufgehoben. Vor allem reduzieren sie das Klingeln
massiv.
Über die Brücke kommt ja eh ein Abblock-Kondensator hin, oder?

Ja, ist vorgesehen, 15 nF Folie (600..700 Vac) oder sowas in der
Größenordnung.

> Mit welchen Kapazitätswerten der Pockels-Zelle muss man denn rechnen?

Nun habe ich den Doktoranden nochmal gefragt, es ist wohl nicht direkt
eine Pockels-Zelle, sondern ein Lasermodulator.

http://www.qioptiq-shop.com/Praezisionsoptik/LINOS-Laser-Modulatoren-Pockelszellen/LINOS-Lasermodulatoren/Lasermodulatoren-LM-0202.html

Der hat 82 pF. Die dort ebenfalls erhältlichen Pockels-Zellen haben
deutlich weniger Kapazität (<10 pF).

Ein anderer, in Erwägung gezogener Einsatzzweck fßr das ganze, ist eine
Paul-Falle. Welche Kapazitäten da auftreten, konnte er momentan nicht
rausfinden.

Hier ist sowas an anderer Stelle auch schon als kommerzielles Gerät im
Einsatz (HTS31-GSM von Behlke). In dessen Anleitung werden auch
entsprechende Serienwiderstände zum Netzteil empfohlen.

Mach Dich auf massives Klingeln gefasst. Die Leitungen zur Pockels-Zelle
sind sicher länger als 1cm, oder?

Ganz sicher. Selbst wenn die Steuerung bei der Zelle auf dem
Labortisch noch Platz haben wĂźrde (kann ich momentan nicht sagen),
wären es vermutlich bestimmt 50 cm, andernfalls evtl. deutlich mehr.

Oh, das wird lustig. Da fangen dann Reflektionen an, eine Rolle zu
spielen. Serienwiderstände am Brßckenausgang kÜnnen da durchaus Sinn
machen, oder halt gleich langsamer schalten.

Hm, langsamer schalten dĂźrfte schwierig werden. Das BrĂźckenmodul hat ja
den Gatetreiber integriert und reagiert nur auf die Signale an seinen
Schmitt-Trigger-Eingängen.

Holger
 
Hallo,

vielen Dank fĂźr eure Anmerkungen, inzwischen habe ich einen
Schaltplanentwurf fertig.

https://www.uni-ulm.de/~koh08/dse/HV-Switch_v1_0-temp.pdf

Unsicher bin ich noch, wo das VerzĂśgerungsglied am besten aufgehoben ist
(high side/low side bzw. auch vor oder nach der galvanischen Trennung).
Ich habe es mal auf direkt nach dem Signaleingang in den low side Zweig
gesetzt, da dĂźrften wohl (hoffentlich) die wenigsten StĂśrungen ankommen.

Die Widerstände in den Lastleitungen sind 1W, damit sollten sie kurze
Strompulse beim Umladen einer Kapazität aushalten, fßr Dauerstrom ist
das natĂźrlich nicht ausgelegt.

Sind da noch grobe Schnitzer drin?

Ist bei dem Projekt ein zweiseitiges Layout ausreichend, oder sind da
zwingend 4 Lagen nĂśtig?

Danke und Gruß
Holger
 
Hallo Holger,

sieht ja erst mal ganz gut aus.
Einige Anmerkungen habe ich aber :)

Du arbeitest an einer Uni, ich gehe mal davon aus, dass es
keine größere Serie wird.
Sonst kĂśnnte man noch mit einer Bootstrap-Schaltung einen
DC/DC-Wandler sparen.
Die DC/DC-Wandler hätten dann auch gerne noch etwa EntstÜrung,
siehe die Applikation (Drossel,Gleichtaktdrossel und ein paar C´s)

Dein HV-Netzteil liefert eine symetrische Spannung und die Last geht dann
auf die Mitte? Sollte so sein, dann passt es auch.

Bei Supply-In wĂźrde ich noch eine Transil als Verpolschutz spendieren.

4-lagig ist besser, 2-lagig kÜnnte aber auch gehen. (Abstände!)
Bei 4-lagig keine Planes verwenden, die Abstände in den Innenlagen
werden dann schnell zu gering.

Totzeit:
Das geht m.E. so nicht.
Es knallt entweder vorne oder hinten, die VerzĂśgerung eines Signals
reicht nicht. Ich habe mir das gerade mal aufgemalt.
Zum simulieren habe ich heute keine Lust, das solltest Du machen :)
Die Plazierung vor der Trennung ist ok.

Ich wĂźrde Signal-In vor den Trennern noch mit einem externen Enable-Signal verknĂźpfen, sonst leitet immer ein Teil der BrĂźcke und Du kannst sie nie
komplett abschalten.
(Deine Last sagt mir nix, ich habe nur Servoverstärker gebaut. Bei kapazitiver Last vielleicht nicht unbedingt nÜtig)


Gruß

Michael

Am Dienstag, 26. November 2019 17:24:42 UTC+1 schrieb Holger Schieferdecker:
Hallo,

vielen Dank fĂźr eure Anmerkungen, inzwischen habe ich einen
Schaltplanentwurf fertig.

https://www.uni-ulm.de/~koh08/dse/HV-Switch_v1_0-temp.pdf

Unsicher bin ich noch, wo das VerzĂśgerungsglied am besten aufgehoben ist
(high side/low side bzw. auch vor oder nach der galvanischen Trennung).
Ich habe es mal auf direkt nach dem Signaleingang in den low side Zweig
gesetzt, da dĂźrften wohl (hoffentlich) die wenigsten StĂśrungen ankommen.

Die Widerstände in den Lastleitungen sind 1W, damit sollten sie kurze
Strompulse beim Umladen einer Kapazität aushalten, fßr Dauerstrom ist
das natĂźrlich nicht ausgelegt.

Sind da noch grobe Schnitzer drin?

Ist bei dem Projekt ein zweiseitiges Layout ausreichend, oder sind da
zwingend 4 Lagen nĂśtig?

Danke und Gruß
Holger
 
Hallo Michael,

Am 26.11.2019 um 19:45 schrieb michael.woestenfeld@gmail.com:
Hallo Holger,

sieht ja erst mal ganz gut aus.
Einige Anmerkungen habe ich aber :)

Vielen Dank dafĂźr :)

Du arbeitest an einer Uni, ich gehe mal davon aus, dass es
keine größere Serie wird.
Sonst kĂśnnte man noch mit einer Bootstrap-Schaltung einen
DC/DC-Wandler sparen.

Genau, das wird ein EinzelstĂźck, bzw. derer zwei, weil ich zwei
H-BrĂźckenmodule habe.

Die DC/DC-Wandler hätten dann auch gerne noch etwa EntstÜrung,
siehe die Applikation (Drossel,Gleichtaktdrossel und ein paar C´s)

Bei dem speziellen Wandler steht folgendes:

THM 10 and THM 10WI series meet EN 55032 conducted and radiated
emissions Class A without external components.

Fßr Class B kämen 2 Cs, eine Drossel und eine Gleichtaktdrossel dazu.
Funktionieren täte es wohl so, die Frage ist, wie freundlich ich zur
Umgebung sein will.


Dein HV-Netzteil liefert eine symetrische Spannung und die Last geht dann
auf die Mitte? Sollte so sein, dann passt es auch.

Genau, so ist das gedacht. Wobei es auch eine angedachte zweite
Schaltungsvariante gibt, als T sozusagen, um die Last auf eine negative
Spannung zu setzen.

o VCC1
|
|-+
->|
|-+
|
+----o Last
|
|-+
->|
|-+
|
GND1 o
|
GND2 o-+ +--+--+ +-o VCC2 = GND1
--- ---
^ ^
| |


> Bei Supply-In wĂźrde ich noch eine Transil als Verpolschutz spendieren.

Plus Sicherung. Wieso eine Transil und keine normale Diode?

4-lagig ist besser, 2-lagig kÜnnte aber auch gehen. (Abstände!)
Bei 4-lagig keine Planes verwenden, die Abstände in den Innenlagen
werden dann schnell zu gering.

Klar, bei den Spannungen mßssen die Abstände zwischen den verschiedenen
Bereichen groß genug sein, das war ja beim Digitalisolator schon Thema.

Totzeit:
Das geht m.E. so nicht.
Es knallt entweder vorne oder hinten, die VerzĂśgerung eines Signals
reicht nicht. Ich habe mir das gerade mal aufgemalt.
Zum simulieren habe ich heute keine Lust, das solltest Du machen :)
Die Plazierung vor der Trennung ist ok.

Du hast recht, das war ein Denkfehler meinerseits. Die Ansteuerung muß
ja so aussehen.

https://wavedrom.com/editor.html?{signal%3A%20[%0A%20%20{name%3A%20%27Sig%27%2C%20wave%3A%20%2701....0....1..%27}%2C%0A%20%20{name%3A%20%27Hi%27%2C%20%20wave%3A%20%2710.....1...0..%27}%2C%0A%20%20{name%3A%20%27Lo%27%2C%20%20wave%3A%20%270.1...0.....1.%27}%2C%0A]}%0A

Alternativ: https://wavedrom.com/editor.html

{signal: [
{name: 'Sig', wave: '01....0....1..'},
{name: 'Hi', wave: '10.....1...0..'},
{name: 'Lo', wave: '0.1...0.....1.'},
]}

Ein BrĂźckenteil darf nur einschalten, wenn der andere vorher genĂźgend
lange ausgeschaltet ist. Das habe ich nun mit einer UND-VerknĂźpfung
gelĂśst, das Signal des jeweils anderen Teils wird verzĂśgert und
invertiert und dann mit der Steuerleitung verknĂźpft.

Ich wĂźrde Signal-In vor den Trennern noch mit einem externen Enable-Signal verknĂźpfen, sonst leitet immer ein Teil der BrĂźcke und Du kannst sie nie
komplett abschalten.
(Deine Last sagt mir nix, ich habe nur Servoverstärker gebaut. Bei kapazitiver Last vielleicht nicht unbedingt nÜtig)

Habe ich den Doktoranden vorher auch schon gefragt, er meinte, das sei
nicht nĂśtig. Kann ich ja trotzdem vorsehen und ggf. einfach fix setzen.

Nachstehend noch meine Simulation. Anstiegszeiten und Laufzeiten habe
ich noch nicht überall angepaßt, aber das Prinzip funktioniert soweit.
Statt eines BrĂźckenmoduls habe ich nur 2 FETs genommen, die sicher von
ihren Daten her nicht passen, aber da kann ich schon mal sehen, wie etwa
geschaltet wird.

Danke,
Holger


Version 4
SHEET 1 1688 680
WIRE 1136 -176 1136 -192
WIRE 1136 -80 1136 -96
WIRE 304 -64 256 -64
WIRE 672 -64 368 -64
WIRE 304 -32 304 -48
WIRE 672 -16 672 -64
WIRE 688 -16 672 -16
WIRE 512 0 464 0
WIRE 592 0 576 0
WIRE 688 0 656 0
WIRE 800 0 752 0
WIRE 864 0 800 0
WIRE 976 0 992 -32
WIRE 976 0 928 0
WIRE 1088 0 976 0
WIRE 688 16 672 16
WIRE 976 16 976 0
WIRE 512 32 512 16
WIRE 592 32 592 16
WIRE 592 32 512 32
WIRE 672 32 672 16
WIRE 672 32 592 32
WIRE 688 32 672 32
WIRE 768 32 752 32
WIRE 864 32 864 16
WIRE 1136 32 1136 16
WIRE 672 48 672 32
WIRE 688 48 672 48
WIRE -16 64 -16 0
WIRE 96 64 -16 64
WIRE 256 64 256 -64
WIRE 256 64 160 64
WIRE 672 64 672 48
WIRE 704 64 704 48
WIRE 704 64 672 64
WIRE 768 64 768 32
WIRE 768 64 704 64
WIRE 704 80 704 64
WIRE 96 96 96 80
WIRE 976 112 976 96
WIRE 800 128 800 0
WIRE 800 128 480 128
WIRE 464 160 464 0
WIRE 800 160 464 160
WIRE 256 176 256 64
WIRE 672 176 256 176
WIRE 1136 176 1136 160
WIRE -144 192 -144 144
WIRE -16 192 -16 64
WIRE 672 224 672 176
WIRE 688 224 672 224
WIRE 480 240 480 128
WIRE 512 240 480 240
WIRE 592 240 576 240
WIRE 688 240 656 240
WIRE 800 240 800 160
WIRE 800 240 752 240
WIRE 864 240 800 240
WIRE 976 240 992 208
WIRE 976 240 928 240
WIRE 1056 240 976 240
WIRE 688 256 672 256
WIRE 976 256 976 240
WIRE 512 272 512 256
WIRE 592 272 592 256
WIRE 592 272 512 272
WIRE 672 272 672 256
WIRE 672 272 592 272
WIRE 688 272 672 272
WIRE 768 272 752 272
WIRE 864 272 864 256
WIRE 1136 272 1136 256
WIRE -144 288 -144 272
WIRE -16 288 -16 272
WIRE 672 288 672 272
WIRE 688 288 672 288
WIRE 672 304 672 288
WIRE 704 304 704 288
WIRE 704 304 672 304
WIRE 768 304 768 272
WIRE 768 304 704 304
WIRE 704 320 704 304
WIRE 976 352 976 336
WIRE 1056 352 1056 240
WIRE 1088 352 1056 352
WIRE 1136 384 1136 368
FLAG -16 288 0
FLAG 864 32 0
FLAG 976 112 0
FLAG 96 96 0
FLAG 864 272 0
FLAG 976 352 0
FLAG 992 208 OutLo
FLAG 992 -32 OutHi
FLAG 1136 32 0
FLAG 1136 384 0
FLAG -144 288 0
FLAG -144 144 Vcc
FLAG 1136 -192 Vcc
FLAG 1136 160 Vcc
FLAG -16 0 Sig
FLAG 704 80 0
FLAG 704 320 0
FLAG 304 -32 0
SYMBOL voltage -16 176 R0
WINDOW 3 -101 154 Left 2
WINDOW 123 0 0 Left 2
WINDOW 39 0 0 Left 2
SYMATTR Value PULSE(0 5 0 1n 1n 500n 1u)
SYMATTR InstName V1
SYMBOL Digital\\schmtbuf 864 -64 R0
WINDOW 3 -408 -144 Invisible 2
SYMATTR Value Vhigh=5 Vt=1.45 Vh=0.22 Trise=3n Td=8n
SYMATTR InstName A1
SYMBOL res 960 0 R0
SYMATTR InstName R1
SYMATTR Value 10k
SYMBOL Digital\\schmtbuf 96 0 R0
WINDOW 3 -48 142 Left 2
SYMATTR Value Vhigh=5 Td=1n
SYMATTR InstName A2
SYMBOL Digital\\buf1 512 -64 R0
WINDOW 3 -55 146 Invisible 2
SYMATTR Value Vhigh=5 Td={Tdelay}
SYMATTR InstName A3
SYMBOL Digital\\schmtbuf 864 176 R0
WINDOW 3 0 0 Invisible 2
SYMATTR Value Vhigh=5 Vt=1.45 Vh=0.22 Trise=3n Td=8n
SYMATTR InstName A4
SYMBOL res 960 240 R0
SYMATTR InstName R2
SYMATTR Value 10k
SYMBOL nmos 1088 -80 R0
SYMATTR InstName M1
SYMATTR Value IRLHS6376
SYMBOL nmos 1088 272 R0
SYMATTR InstName M2
SYMATTR Value IRLHS6376
SYMBOL res 1120 -192 R0
SYMATTR InstName R3
SYMATTR Value 100
SYMBOL res 1120 160 R0
SYMATTR InstName R4
SYMATTR Value 100
SYMBOL voltage -144 176 R0
WINDOW 123 0 0 Left 2
WINDOW 39 0 0 Left 2
SYMATTR InstName V2
SYMATTR Value 10
SYMBOL Digital\\and 720 -48 R0
WINDOW 3 16 112 Invisible 2
SYMATTR InstName A5
SYMATTR Value Vhigh=5
SYMBOL Digital\\and 720 192 R0
WINDOW 3 16 112 Invisible 2
SYMATTR InstName A6
SYMATTR Value Vhigh=5
SYMBOL Digital\\inv 592 -64 R0
WINDOW 3 8 104 Invisible 2
SYMATTR InstName A7
SYMATTR Value Vhigh=5
SYMBOL Digital\\inv 592 176 R0
WINDOW 3 8 104 Invisible 2
SYMATTR InstName A8
SYMATTR Value Vhigh=5
SYMBOL Digital\\buf1 512 176 R0
WINDOW 3 -55 146 Invisible 2
SYMATTR Value Vhigh=5 Td={Tdelay}
SYMATTR InstName A9
SYMBOL Digital\\inv 304 -128 R0
WINDOW 3 8 104 Invisible 2
SYMATTR InstName A10
SYMATTR Value Vhigh=5
TEXT -120 352 Left 2 !.tran 2u
TEXT 496 80 Left 2 ;Delay
TEXT 400 360 Left 2 !.param Tdelay=40n
TEXT 496 304 Left 2 ;Delay
TEXT 864 -64 Left 2 ;Iso
TEXT 864 168 Left 2 ;Iso
 
Hallo Holger,

Am Donnerstag, 28. November 2019 11:59:33 UTC+1 schrieb Holger Schieferdecker:
Hallo Michael,

Am 26.11.2019 um 19:45 schrieb michael.woestenfeld@gmail.com:
Hallo Holger,

sieht ja erst mal ganz gut aus.
Einige Anmerkungen habe ich aber :)

Vielen Dank dafĂźr :)

Keine Ursache.
Endlich mal ein schĂśner technischer Thread,
der nicht von Nazis, Spinnern oder sonstigen Klugscheißern
gekapert wurde.

Du arbeitest an einer Uni, ich gehe mal davon aus, dass es
keine größere Serie wird.
Sonst kĂśnnte man noch mit einer Bootstrap-Schaltung einen
DC/DC-Wandler sparen.

Genau, das wird ein EinzelstĂźck, bzw. derer zwei, weil ich zwei
H-BrĂźckenmodule habe.

Die DC/DC-Wandler hätten dann auch gerne noch etwa EntstÜrung,
siehe die Applikation (Drossel,Gleichtaktdrossel und ein paar C´s)

Bei dem speziellen Wandler steht folgendes:

THM 10 and THM 10WI series meet EN 55032 conducted and radiated
emissions Class A without external components.

Fßr Class B kämen 2 Cs, eine Drossel und eine Gleichtaktdrossel dazu.
Funktionieren täte es wohl so, die Frage ist, wie freundlich ich zur
Umgebung sein will.

Genau. Lass es weg :) Ist im Labor.
Dein HV-Netzteil liefert eine symetrische Spannung und die Last geht dann
auf die Mitte? Sollte so sein, dann passt es auch.

Genau, so ist das gedacht. Wobei es auch eine angedachte zweite
Schaltungsvariante gibt, als T sozusagen, um die Last auf eine negative
Spannung zu setzen.

o VCC1
|
|-+
->|
|-+
|
+----o Last
|
|-+
->|
|-+
|
GND1 o
|
GND2 o-+ +--+--+ +-o VCC2 = GND1
--- ---
^ ^
| |


Bei Supply-In wĂźrde ich noch eine Transil als Verpolschutz spendieren.

Plus Sicherung. Wieso eine Transil und keine normale Diode?

Das hat der alte weiße Mann immer so gemacht.
Ein normale Diode tut es natĂźrlich auch,
ich hatte oft eine dreckige Versorgung in Schaltschränken.

4-lagig ist besser, 2-lagig kÜnnte aber auch gehen. (Abstände!)
Bei 4-lagig keine Planes verwenden, die Abstände in den Innenlagen
werden dann schnell zu gering.

Klar, bei den Spannungen mßssen die Abstände zwischen den verschiedenen
Bereichen groß genug sein, das war ja beim Digitalisolator schon Thema.

Totzeit:
Das geht m.E. so nicht.
Es knallt entweder vorne oder hinten, die VerzĂśgerung eines Signals
reicht nicht. Ich habe mir das gerade mal aufgemalt.
Zum simulieren habe ich heute keine Lust, das solltest Du machen :)
Die Plazierung vor der Trennung ist ok.

Du hast recht, das war ein Denkfehler meinerseits. Die Ansteuerung muß
ja so aussehen.

https://wavedrom.com/editor.html?{signal%3A%20[%0A%20%20{name%3A%20%27Sig%27%2C%20wave%3A%20%2701....0....1..%27}%2C%0A%20%20{name%3A%20%27Hi%27%2C%20%20wave%3A%20%2710.....1...0..%27}%2C%0A%20%20{name%3A%20%27Lo%27%2C%20%20wave%3A%20%270.1...0.....1.%27}%2C%0A]}%0A

Alternativ: https://wavedrom.com/editor.html

{signal: [
{name: 'Sig', wave: '01....0....1..'},
{name: 'Hi', wave: '10.....1...0..'},
{name: 'Lo', wave: '0.1...0.....1.'},
]}

Ein BrĂźckenteil darf nur einschalten, wenn der andere vorher genĂźgend
lange ausgeschaltet ist. Das habe ich nun mit einer UND-VerknĂźpfung
gelĂśst, das Signal des jeweils anderen Teils wird verzĂśgert und
invertiert und dann mit der Steuerleitung verknĂźpft.

Ich wĂźrde Signal-In vor den Trennern noch mit einem externen Enable-Signal verknĂźpfen, sonst leitet immer ein Teil der BrĂźcke und Du kannst sie nie
komplett abschalten.
(Deine Last sagt mir nix, ich habe nur Servoverstärker gebaut. Bei kapazitiver Last vielleicht nicht unbedingt nÜtig)

Habe ich den Doktoranden vorher auch schon gefragt, er meinte, das sei
nicht nĂśtig. Kann ich ja trotzdem vorsehen und ggf. einfach fix setzen.

Nachstehend noch meine Simulation. Anstiegszeiten und Laufzeiten habe
ich noch nicht überall angepaßt, aber das Prinzip funktioniert soweit.
Statt eines BrĂźckenmoduls habe ich nur 2 FETs genommen, die sicher von
ihren Daten her nicht passen, aber da kann ich schon mal sehen, wie etwa
geschaltet wird.

Danke,
Holger

Die Simulation sieht gut aus.

Gruß

Michael
Version 4
SHEET 1 1688 680
WIRE 1136 -176 1136 -192
WIRE 1136 -80 1136 -96
WIRE 304 -64 256 -64
WIRE 672 -64 368 -64
WIRE 304 -32 304 -48
WIRE 672 -16 672 -64
WIRE 688 -16 672 -16
WIRE 512 0 464 0
WIRE 592 0 576 0
WIRE 688 0 656 0
WIRE 800 0 752 0
WIRE 864 0 800 0
WIRE 976 0 992 -32
WIRE 976 0 928 0
WIRE 1088 0 976 0
WIRE 688 16 672 16
WIRE 976 16 976 0
WIRE 512 32 512 16
WIRE 592 32 592 16
WIRE 592 32 512 32
WIRE 672 32 672 16
WIRE 672 32 592 32
WIRE 688 32 672 32
WIRE 768 32 752 32
WIRE 864 32 864 16
WIRE 1136 32 1136 16
WIRE 672 48 672 32
WIRE 688 48 672 48
WIRE -16 64 -16 0
WIRE 96 64 -16 64
WIRE 256 64 256 -64
WIRE 256 64 160 64
WIRE 672 64 672 48
WIRE 704 64 704 48
WIRE 704 64 672 64
WIRE 768 64 768 32
WIRE 768 64 704 64
WIRE 704 80 704 64
WIRE 96 96 96 80
WIRE 976 112 976 96
WIRE 800 128 800 0
WIRE 800 128 480 128
WIRE 464 160 464 0
WIRE 800 160 464 160
WIRE 256 176 256 64
WIRE 672 176 256 176
WIRE 1136 176 1136 160
WIRE -144 192 -144 144
WIRE -16 192 -16 64
WIRE 672 224 672 176
WIRE 688 224 672 224
WIRE 480 240 480 128
WIRE 512 240 480 240
WIRE 592 240 576 240
WIRE 688 240 656 240
WIRE 800 240 800 160
WIRE 800 240 752 240
WIRE 864 240 800 240
WIRE 976 240 992 208
WIRE 976 240 928 240
WIRE 1056 240 976 240
WIRE 688 256 672 256
WIRE 976 256 976 240
WIRE 512 272 512 256
WIRE 592 272 592 256
WIRE 592 272 512 272
WIRE 672 272 672 256
WIRE 672 272 592 272
WIRE 688 272 672 272
WIRE 768 272 752 272
WIRE 864 272 864 256
WIRE 1136 272 1136 256
WIRE -144 288 -144 272
WIRE -16 288 -16 272
WIRE 672 288 672 272
WIRE 688 288 672 288
WIRE 672 304 672 288
WIRE 704 304 704 288
WIRE 704 304 672 304
WIRE 768 304 768 272
WIRE 768 304 704 304
WIRE 704 320 704 304
WIRE 976 352 976 336
WIRE 1056 352 1056 240
WIRE 1088 352 1056 352
WIRE 1136 384 1136 368
FLAG -16 288 0
FLAG 864 32 0
FLAG 976 112 0
FLAG 96 96 0
FLAG 864 272 0
FLAG 976 352 0
FLAG 992 208 OutLo
FLAG 992 -32 OutHi
FLAG 1136 32 0
FLAG 1136 384 0
FLAG -144 288 0
FLAG -144 144 Vcc
FLAG 1136 -192 Vcc
FLAG 1136 160 Vcc
FLAG -16 0 Sig
FLAG 704 80 0
FLAG 704 320 0
FLAG 304 -32 0
SYMBOL voltage -16 176 R0
WINDOW 3 -101 154 Left 2
WINDOW 123 0 0 Left 2
WINDOW 39 0 0 Left 2
SYMATTR Value PULSE(0 5 0 1n 1n 500n 1u)
SYMATTR InstName V1
SYMBOL Digital\\schmtbuf 864 -64 R0
WINDOW 3 -408 -144 Invisible 2
SYMATTR Value Vhigh=5 Vt=1.45 Vh=0.22 Trise=3n Td=8n
SYMATTR InstName A1
SYMBOL res 960 0 R0
SYMATTR InstName R1
SYMATTR Value 10k
SYMBOL Digital\\schmtbuf 96 0 R0
WINDOW 3 -48 142 Left 2
SYMATTR Value Vhigh=5 Td=1n
SYMATTR InstName A2
SYMBOL Digital\\buf1 512 -64 R0
WINDOW 3 -55 146 Invisible 2
SYMATTR Value Vhigh=5 Td={Tdelay}
SYMATTR InstName A3
SYMBOL Digital\\schmtbuf 864 176 R0
WINDOW 3 0 0 Invisible 2
SYMATTR Value Vhigh=5 Vt=1.45 Vh=0.22 Trise=3n Td=8n
SYMATTR InstName A4
SYMBOL res 960 240 R0
SYMATTR InstName R2
SYMATTR Value 10k
SYMBOL nmos 1088 -80 R0
SYMATTR InstName M1
SYMATTR Value IRLHS6376
SYMBOL nmos 1088 272 R0
SYMATTR InstName M2
SYMATTR Value IRLHS6376
SYMBOL res 1120 -192 R0
SYMATTR InstName R3
SYMATTR Value 100
SYMBOL res 1120 160 R0
SYMATTR InstName R4
SYMATTR Value 100
SYMBOL voltage -144 176 R0
WINDOW 123 0 0 Left 2
WINDOW 39 0 0 Left 2
SYMATTR InstName V2
SYMATTR Value 10
SYMBOL Digital\\and 720 -48 R0
WINDOW 3 16 112 Invisible 2
SYMATTR InstName A5
SYMATTR Value Vhigh=5
SYMBOL Digital\\and 720 192 R0
WINDOW 3 16 112 Invisible 2
SYMATTR InstName A6
SYMATTR Value Vhigh=5
SYMBOL Digital\\inv 592 -64 R0
WINDOW 3 8 104 Invisible 2
SYMATTR InstName A7
SYMATTR Value Vhigh=5
SYMBOL Digital\\inv 592 176 R0
WINDOW 3 8 104 Invisible 2
SYMATTR InstName A8
SYMATTR Value Vhigh=5
SYMBOL Digital\\buf1 512 176 R0
WINDOW 3 -55 146 Invisible 2
SYMATTR Value Vhigh=5 Td={Tdelay}
SYMATTR InstName A9
SYMBOL Digital\\inv 304 -128 R0
WINDOW 3 8 104 Invisible 2
SYMATTR InstName A10
SYMATTR Value Vhigh=5
TEXT -120 352 Left 2 !.tran 2u
TEXT 496 80 Left 2 ;Delay
TEXT 400 360 Left 2 !.param Tdelay=40n
TEXT 496 304 Left 2 ;Delay
TEXT 864 -64 Left 2 ;Iso
TEXT 864 168 Left 2 ;Iso
 

Welcome to EDABoard.com

Sponsor

Back
Top