Impedanzanpassung in LVDS-Signalisierung

[YUV]

Früher habe ich Cyclone II in meinen Entwürfen. Aber als Empfänger in Multi-Drop-Anwendungen: eine Quelle und zwei Empfängern. Leider fand ich, dass Cyclone sehr empfindlich war. Ich beendete Kabel am anderen Ende mit 100 Ohm Widerstände. Aber trotzdem konnte ich nicht eine richtige Arbeit, bis ich Abschlusswiderstände setzen an jedem Eingang der Cyclone (jede Karte). So war das Kabel zweimal und beendet Amplitude des Signals sank hinunter, weil der Laden, aber Cyclones begann viel zuverlässiger arbeiten. Wie haben Sie kündigen Ihren Bord?

 

[Acido Cinico]

Ich habe Standard 100 Ohm Widerstände als Terminatoren eingesetzt. Jetzt bin ich mit einem Mehrpunktkonfiguration versucht und ich habe bessere Ergebnisse. Vielleicht war es ein Problem wegen einer Sättigung des differentiellen LVDS-Eingänge des PLL. Mit einem Mehrpunktkonfiguration oder eine Gesamt-Impedanz, die niedriger als 100 Ohm zur Reduzierung der peak-to-Peak-Clock-Eingang an der PLL ist.

 

[YUV]

Ich imitierte Natinal der 386. LVDS-Empfänger in Cyclone II, 4 Kanälen * 7bit. Aber ich habe nicht eines der Bits. Es hatte immer eine Null. Ich fand das sehr oft PLL erzählt, dass es gesperrt ist, aber die genannten Bit gepulst. Ich denke das Problem liegt in einem Datenabgleich. Ich habe eine einfache Schaltung, die "rx_locked" Ausgabe von ALTLVDS Megafunction und Zustand des Bits geprüft. Wenn PLL ist gesperrt und das Bit Null (I berechnet mehrere Pulse), als OK. Else Reset-Signal erzeugt und Futtermittel "pll_areset"-Eingang des ALTLVDS. Das beseitigt das Problem comletely.