Grundlagen Logic Analyzer?

[Juergen Ritzau]

Hallo,

es ist schon ein Weilchen her,daß ich mit einem Logic Analyzer
gearbeitet habe.

Wo im Netz finde ich Grundlagen/Tutorials zu Logic Analyzern?

Wie errechne ich die erforderlche Sample Rate, wieviel Samples
sollte der LA speichern können?

Die Thematik interessiert mich insbesondere im Zusammenhang mit
PC-basierenden Lösungen wie z.B.

http://www.meilhaus.de/msa/ant8.htm

Danke für jede Aufschlauung!

Gruß

Jürgen

 

[MaWin]

"Juergen Ritzau" <juergen.ritzau@web.de> schrieb im Newsbeitrag
news:598ce234.0411010002.441a74ca@posting.google.com...

Die Thematik interessiert mich insbesondere im Zusammenhang mit
PC-basierenden Lösungen wie z.B.

Wow ist DER teuer, und wohl noch nicht mal galvanisch getrennt.

--
Manfred Winterhoff, reply-to invalid, use mawin at despammed.com
homepage: http://www.geocities.com/mwinterhoff/
de.sci.electronics FAQ: http://dse-faq.elektronik-kompendium.de/
Read 'Art of Electronics' Horowitz/Hill before you ask.
Lese 'Hohe Schule der Elektronik 1+2' bevor du fragst.

 

[Oliver Bartels]

On Mon, 1 Nov 2004 10:05:33 +0100, "MaWin" <me@private.net> wrote:

Wow ist DER teuer, und wohl noch nicht mal galvanisch getrennt.
Finde ich nicht, immerhin schafft die Streichholzschachtel

500MHz inklusive den ganzen Triggern, das ist nicht so trivial,
braucht geeignete Hardware und will in der Größe erstmal
entwickelt sein. Für <500 ? hätte man soetwas früher sicher
nicht bekommen.

Und richtig galvanisch getrennt sind üblicherweise weder
Oszi noch LA.

Gruß Oliver

--
Oliver Bartels + Erding, Germany + obartels@bartels.de
http://www.bartels.de + Phone: +49-8122-9729-0 Fax: -10

 

[Oliver Betz]

juergen.ritzau@web.de (Juergen Ritzau) schrieb:

[...]

Wie errechne ich die erforderlche Sample Rate, wieviel Samples
sollte der LA speichern können?

Meine Glaskugel ist gerade zur Reparatur, also müßtest schon Du selbst
etwas über die Anwendung sagen.

Die Thematik interessiert mich insbesondere im Zusammenhang mit
PC-basierenden Lösungen wie z.B.

http://www.meilhaus.de/msa/ant8.htm

der hat jedenfalls ein schlechtes Preis-/Leistungsverhältnis. Die
Sampletiefe ist _viel_ zu gering. Und 500MHz Sampling-Geschwindigkeit
glauben die ja wohl selbst nicht!? M.E. ein Spielzeug.

Ich habe unlängst bei Elektronikladen.de einen DigiView gekauft
(http://www.elektronikladen.de/digiview.html bzw.
http://www.tech-tools.com/). Der ist wirklich pfiffig: bei jeder
Zustandsänderung speichert das Gerät die Zeit(-differenz).

Folge: Signal wird _permanent_ mit 100MSamples/s abgetastet und es
reicht trotzdem für lange Aufzeichnungen. 10ns Auflösung auch bei
langsamen Ereignissen! Das bieten nicht mal teuere Stand-Alone-Geräte.

Die Software ist einfach aber brauchbar. Z.Zt. nur zwei Cursoren, ich
werde gelegentlich mal anregen, daß man mehrere "Marker" einbauen
kann, um gleich eine ordentliche Doku zu erhalten.

Wer einen bei Elektronikladen kauft, kann ja sagen daß der Tip von mir
kommt.

Servus

Oliver
--
Oliver Betz, Muenchen (oliverbetz.de)

 

[MaWin]

"Oliver Betz" <OBetz@despammed.com> schrieb im Newsbeitrag
news:4186fb2b.851907@z1.oliverbetz.de...

juergen.ritzau@web.de (Juergen Ritzau) schrieb:

der hat jedenfalls ein schlechtes Preis-/Leistungsverhältnis. Die
Sampletiefe ist _viel_ zu gering. Und 500MHz Sampling-Geschwindigkeit
glauben die ja wohl selbst nicht!? M.E. ein Spielzeug.
Ich habe unlängst bei Elektronikladen.de einen DigiView gekauft...

Ich denke, das kann er auch (Stichwort asynchron/synchron),
wenn auch (unzureichenderweise) keine timestamp gespeichert wird.
Und 500MHz werden stimmen, es wird simpel ein einziges FPGA
mit internem RAM drin sein.
Aber keine Knoepfe, keine Anzeige, nicht Stand-alone,
zweifelhafte Eingangsbeschaltung (wohl einfach Chip-Eingaenge)
immerhin ein Gehaeuse und PC-Interface, daher finde ich 1000 DM
dafuer echt zu teuer.
--
Manfred Winterhoff, reply-to invalid, use mawin at despammed.com
homepage: http://www.geocities.com/mwinterhoff/
de.sci.electronics FAQ: http://dse-faq.elektronik-kompendium.de/
Read 'Art of Electronics' Horowitz/Hill before you ask.
Lese 'Hohe Schule der Elektronik 1+2' bevor du fragst.

 

[Florian Schenk]

On Mon, 01 Nov 2004 10:38:05 +0100, Oliver Bartels
<spamtrap@bartels.de> wrote:

On Mon, 1 Nov 2004 10:05:33 +0100, "MaWin" <me@private.net> wrote:
Wow ist DER teuer, und wohl noch nicht mal galvanisch getrennt.
Finde ich nicht, immerhin schafft die Streichholzschachtel
500MHz inklusive den ganzen Triggern, das ist nicht so trivial,
braucht geeignete Hardware und will in der Größe erstmal
entwickelt sein. Für <500 ? hätte man soetwas früher sicher
nicht bekommen.

Das Ding basiert auf einer Appnote von FTDI. Da ist einfach ein
FT245BM drin, der im Bit-Bang-Modus abgefragt wird. Dann ist der Preis
doch teuer.

Gruss,
Florian

 

[Oliver Bartels]

On Mon, 01 Nov 2004 13:24:46 +0100, Florian Schenk
<schenk@schema2000.de> wrote:

Das Ding basiert auf einer Appnote von FTDI. Da ist einfach ein
FT245BM drin, der im Bit-Bang-Modus abgefragt wird. Dann ist der Preis
doch teuer.
Aahhhhhsooooo ;-|

Nur: kleiner Haken:
Der Bit Bang Modus kommt aber nicht auf 16 Bit und 500MHz.

Ganz sooooo simpel ist die Welt denn doch nicht, wie sich manche
Leute das hier vorstellen. Und auch die 500MHz Takt wollen
erzeugt sein, selbst wenn viele FPGA's eine PLL beinhalten.

Ich mach' hier mal für die Sparfüchse und Schlaumeier einen
Vorschlag:

Malt doch bitte mal *konkret* den Schaltplan von so einem Teil auf,
inklusive Benennung der *konkreten* Bauteiltypen (also nicht
"irgendsoein FPGA", sondern die Typenbezeichnung von
Altera oder Lattice oder Xilinx usw.) und stellt die Software in Form
von Pseudocode auf. Das beides stellt Ihr dann ins Netz ;-)

Ich komm' später und kritisiere bzw. sage, warum das nicht
funktioniert ;-)

Ciao Oliver

P.s.: Ich hab' bei dem Laden keine Aktien, finde es aber schon
etwas merkwürdig, mit was für ach so schlauen Ideen die Leute
hier kommen, um anderer Menschen Arbeit zu diskreditieren,
nur weil Geiz ist geil gerade eben in ist.
Wollen wir doch mal sehen, wieviel von den tollen Ideen über
bleibt, wenn es konkreter werden soll, also *500MHz*, 16 Bit,
alle Trigger, ca. Streichholzschachtelgröße usw.
P.s.2.: Der Speicher könnte tiefer sein, sonst gefällt mir das
Teil irgendwie.

--
Oliver Bartels + Erding, Germany + obartels@bartels.de
http://www.bartels.de + Phone: +49-8122-9729-0 Fax: -10

 

[Florian Schenk]

On Mon, 01 Nov 2004 13:59:52 +0100, Oliver Bartels
<spamtrap@bartels.de> wrote:

On Mon, 01 Nov 2004 13:24:46 +0100, Florian Schenk
schenk@schema2000.de> wrote:
Das Ding basiert auf einer Appnote von FTDI. Da ist einfach ein
FT245BM drin, der im Bit-Bang-Modus abgefragt wird. Dann ist der Preis
doch teuer.
Aahhhhhsooooo ;-|

Nur: kleiner Haken:
Der Bit Bang Modus kommt aber nicht auf 16 Bit und 500MHz.

Ganz sooooo simpel ist die Welt denn doch nicht, wie sich manche
Leute das hier vorstellen. Und auch die 500MHz Takt wollen
erzeugt sein, selbst wenn viele FPGA's eine PLL beinhalten.

Ich mach' hier mal für die Sparfüchse und Schlaumeier einen
Vorschlag:

Malt doch bitte mal *konkret* den Schaltplan von so einem Teil auf,
inklusive Benennung der *konkreten* Bauteiltypen (also nicht
"irgendsoein FPGA", sondern die Typenbezeichnung von
Altera oder Lattice oder Xilinx usw.) und stellt die Software in Form
von Pseudocode auf. Das beides stellt Ihr dann ins Netz ;-)

Ich komm' später und kritisiere bzw. sage, warum das nicht
funktioniert ;-)

Ciao Oliver

P.s.: Ich hab' bei dem Laden keine Aktien, finde es aber schon
etwas merkwürdig, mit was für ach so schlauen Ideen die Leute
hier kommen, um anderer Menschen Arbeit zu diskreditieren,
nur weil Geiz ist geil gerade eben in ist.
Wollen wir doch mal sehen, wieviel von den tollen Ideen über
bleibt, wenn es konkreter werden soll, also *500MHz*, 16 Bit,
alle Trigger, ca. Streichholzschachtelgröße usw.
P.s.2.: Der Speicher könnte tiefer sein, sonst gefällt mir das
Teil irgendwie.

Hast schon recht. Bei genauerer Betrachtung. Soviel zum technischen.

Dass Du mich so über einen Kamm scherst finde ich nicht gut. Ich
dachte, dass ich damit richtig liege - wie gesagt, vielleicht etwas
oberflächig betrachtet. Trotzdem zähle ich mich nicht zur Kategorie
Sparfüchse und Schlaumeier. So einfach stelle ich mir die Welt nicht
vor.

Gruss,
Florian

 

[MaWin]

"Oliver Bartels" <spamtrap@bartels.de> schrieb im Newsbeitrag
news:e7cco0hhlo3t8eoaq6pjn0c5g9aa5raimk@4ax.com...

Malt doch bitte mal *konkret* den Schaltplan von so einem Teil auf,
inklusive Benennung der *konkreten* Bauteiltypen (also nicht
"irgendsoein FPGA", sondern die Typenbezeichnung von
Altera oder Lattice oder Xilinx usw.) und stellt die Software in Form
von Pseudocode auf. Das beides stellt Ihr dann ins Netz ;-)

Aber Oliver, du hast doch selber FPGAs im Einsatz.
Sicher wird fast der billigste drin sein den es gibt,
XC2S50 reicht vom RAM, I/O, aber bei allen ueblichen
liegt der Takt ueber 250MHz und unter 500Mhz. Daher
mein Tip, das man einen phasenverschobenen 250MHz Takt
nutzt, und einen Eingang auf 2 interne Kanaele verteilt.
Vermutlich macht noch nicht mal der FPGA den USB,
sondern ein FT232 oder so, also alles nach AppNote
zusammengestopft.

Die Dinger SIND teuer, schau doch mal auf den Preis
von 8 IC-Abgreifklemmen am SubD9 Verbinder mit 15
cm FGlachbankabel fuer 35 EUR. Die nenne das frech
"Probes". Tektronix wuerde sich im Grabe umdrehen.
Das ist keine 5 EUR wert.
--
Manfred Winterhoff, reply-to invalid, use mawin at despammed.com
homepage: http://www.geocities.com/mwinterhoff/
de.sci.electronics FAQ: http://dse-faq.elektronik-kompendium.de/
Read 'Art of Electronics' Horowitz/Hill before you ask.
Lese 'Hohe Schule der Elektronik 1+2' bevor du fragst.

 

[Oliver Bartels]

On Mon, 01 Nov 2004 15:29:06 +0100, Florian Schenk
<schenk@schema2000.de> wrote:

Hast schon recht. Bei genauerer Betrachtung. Soviel zum technischen.
Die genaue Betrachtung ist in der Technik nie ganz

unwichtig, es macht schon einen Unterschied, ob man
über mW wie Milliwatt oder MW wie Megawatt redet.
Beides kommt vor, ebenso wie Milliohm oder Megaohm.

Ein Kraftwerk mit 100 MW kostet "etwas" mehr als eines
mit 100 mW ...

Die Tücke des Details steckt hier in den 500 MHz
Samplefrequenz (macht 2ns pro Datenwort, dafür will
erstmal ein RAM gefunden oder ein Demux gebaut sein)
und der Speisung über USB (wieviel Strom braucht so
ein schnelles FPGA, reicht da der USB, wie schnell
ist noch gleich das interne RAM ? ;-)

IMHO riecht das ganz stark nach ASIC (kann im MPW
Run durchaus bezahlbar sein), und dann ist der Preis
für die Entwicklung absolut gerechtfertigt.

Ohne die hohe Samplerate ist so ein LA bei heutigen
schnellen Schaltkreisen nicht brauchbar, und wie man
an diesem Test gesehen hat:

* Eine bessere und billigere Lösung konnte hier keiner auf
die Schnelle bieten.

Soviel zum leidigen Thema : "viel zu teuer".

Dass Du mich so über einen Kamm scherst finde ich nicht gut. Ich
dachte, dass ich damit richtig liege - wie gesagt, vielleicht etwas
oberflächig betrachtet.
Genau das ist das Problem: Die *oberflächliche* Betrachtung.

Trotzdem zähle ich mich nicht zur Kategorie
Sparfüchse und Schlaumeier. So einfach stelle ich mir die Welt nicht
vor.
Das war auch nicht persönlich gemeint, nichtsdestotrotz darf ich

mich täglich mit genau solchen Oberflächlichkeiten rumärgern,
wenn irgendwelche Einkaufsdam^H^H^Hmanager mal wieder
Äpfel mit Birnen verwechseln und sich damit auch noch profilieren
wollen. Nicht alles, was hinkt, ist ein Vergleich, aber genau
deshalb bin ich gegen derartige unsubstanzierte "Vergleiche"
inzwischen etwas allergisch ;-/

Ich hoffe doch, dass das verständlich ist ;-)

Gruß Oliver

--
Oliver Bartels + Erding, Germany + obartels@bartels.de
http://www.bartels.de + Phone: +49-8122-9729-0 Fax: -10

 

[Oliver Bartels]

On Mon, 1 Nov 2004 17:34:49 +0100, "MaWin" <me@private.net> wrote:

Aber Oliver, du hast doch selber FPGAs im Einsatz.
Aber MaWin, sicher doch.

Ich erinnere mich jedoch gut an Postings von Dir, in denen
Du FPGA's als völlig überflüssig erachtet hast, da war doch
was, oder ?

Insofern rede ich hier ganz klar mit dem Experten:

Sicher wird fast der billigste drin sein den es gibt,
XC2S50 reicht vom RAM, I/O, aber bei allen ueblichen
liegt der Takt ueber 250MHz und unter 500Mhz. Daher
mein Tip, das man einen phasenverschobenen 250MHz Takt
nutzt, und einen Eingang auf 2 interne Kanaele verteilt.
Aha, und was sagen uns in:

http://www.xilinx.com/bvdocs/publications/ds001.pdf
die Tabellen in Modul 3 ab Seite 12.

Dass Dein Vorschlag, leider leider, so nicht funktioniert.
Zwischen der "toggle frequency for export control" und
den tatsächlich nutzbaren Frequenzen gibt es nämlich
gewisse Unterschiede.

Beachte auch, dass laut Datenblatt das RAM zum
Schreiben jedenfalls eine Zykluszeit von 5,8ns benötigt,
d.h. Demux wäre so oder so angesagt.

Und wenn Du schon mal etwas mit einem FPGA bei der
Frequenz gebaut hättest, dann wäre Dir bekannt,
dass es bei den Signallaufzeiten je nach "Routing"
deutliche Unterschiede gibt, die eine Justierung im
500MHz Bereich sicher nicht zulassen.

Du könntest *vielleicht* mit einem Spartan 3 Glück haben,
es sei aber gesagt, dass die Dinger ganz ganz viele
Versorgungsspannungen und viel Strom sehen wollen,
also nicht gerade ideale Voraussetzungen für USB.

Man könnte natürlich auch einen diskreten Demux
davor setzen, aber dann wird die Sache wg. dem
hohen Takt auch nicht lustig.

Für mich ist soetwas ganz klar einer der wenigen Fälle,
wo ein Digital-ASIC wirklich Sinn macht.

Die Dinger SIND teuer, schau doch mal auf den Preis
von 8 IC-Abgreifklemmen am SubD9 Verbinder mit 15
cm FGlachbankabel fuer 35 EUR. Die nenne das frech
"Probes". Tektronix wuerde sich im Grabe umdrehen.
Das ist keine 5 EUR wert.
Es ist häufig so, dass am Zubehör etwas mehr verdient

wird.

Gruß Oliver

--
Oliver Bartels + Erding, Germany + obartels@bartels.de
http://www.bartels.de + Phone: +49-8122-9729-0 Fax: -10

 

[Helmut Sennewald]

"Juergen Ritzau" <juergen.ritzau@web.de> schrieb im Newsbeitrag
news:598ce234.0411010002.441a74ca@posting.google.com...

Hallo,

es ist schon ein Weilchen her,daß ich mit einem Logic Analyzer
gearbeitet habe.

Wo im Netz finde ich Grundlagen/Tutorials zu Logic Analyzern?

Wie errechne ich die erforderlche Sample Rate, wieviel Samples
sollte der LA speichern können?

Die Thematik interessiert mich insbesondere im Zusammenhang mit
PC-basierenden Lösungen wie z.B.

http://www.meilhaus.de/msa/ant8.htm

Danke für jede Aufschlauung!

Hallo Jürgen,
wie schon diskutiert hat das Teil bis zu 500MHz Abtatstrate.
Entwickelt und gebaut wird es hier:

http://www.rockylogic.com/

Der Entwickler hat vor einiger Zeit diesen LA in
sci.electronic.design vorgestellt.

Ich bin mir nicht mehr ganz sicher ob da nicht sogar der
FPGA-Typ erwähnt wurde.

Auf jeden Fall wurde auch über die Probes diskutiert.

Gruß
Helmut




----- Original Message -----
From: "Tim" <tim@rockylogic.com.nooospam.com>
Newsgroups:
sci.electronics.design,sci.electronics.components,sci.electronics.equipment,
sci.electronics.repair
Sent: Sunday, May 04, 2003 9:44 AM
Subject: ANN: New Logic Analyzer, 16-bit, 500MHz, USB, $299

You can check out www.rockylogic.com for a 16-bit 500MHz
USB-connected Logic Analyzer. This is the 16-bit version
of the 8-bit instrument announced here last November.

Since this is a technical group pls hit me here with any
technical questions of general interest - I promise to
keep away from product pitches.

Tim

 

[M.Randelzhofer]

Der 2S50 könnte drin sein, wenn die Timing Parameter des FPGA's nicht ganz
ernst genommen werden, und der Chip das packt. Wahrscheinlicher ist jedoch
ein Spartan2e.

Die Kiste könnte mit einem 62.5MHz Quartz arbeiten, intern auf 125MHz
verdoppeln (DLL), und mit den DLL's 2 um 90 Grad phasenverschobene Clocks
erzeugen. Alles geht laut Datenblatt.
Das gibt dann die 2ns Auflösung (2 Clockleitungen mit 0,90° mit je nicht-
und invertierenden Clockeingängen der FF's, also 180 und 270°). Intern
arbeitet der high speed Teil mit 125 MHz.
Das ist alles machbar, aber viel Arbeit.

Dises Produkt wurde schon vor Jahren in der englischsprachigen Newsgroup
diskutiert. Daher bin ich mir sicher, dass da ein FPGA drin ist.

MIKE

 

[Oliver Bartels]

On Mon, 1 Nov 2004 17:34:49 +0100, "MaWin" <me@private.net> wrote:
Nachtrag, um das Rätsel zu lösen:

Vermutlich macht noch nicht mal der FPGA den USB,
sondern ein FT232 oder so, also alles nach AppNote
zusammengestopft.
Das Ding wird von einer Fa. Easysync zusammengebaut,

welche, voila, *exakt* dieselbe Anschrift wie FTDI in
Schottland hat. Und FTDI hat da seinen Hauptsitz ;-)

Noch Fragen ?

Laut Google ist angeblich *auch* ein Xilinx FPGA mit
im Spiel, aber FTDI soll in Sachen USB und IC-Design
bekanntlich nicht ganz unbedarft sein und da ist wohl
von "Entwicklungshilfe" auszugehen.
Das Teil hat offenbar auch einen Preis von EDN
gewonnen und gilt in Sachen Preis/Leistungsverhältnis
als der Renner, die 500 MHz sind echt.
( Mehr Speichertiefe hätten wohl viele gerne ... )

Gruß Oliver

--
Oliver Bartels + Erding, Germany + obartels@bartels.de
http://www.bartels.de + Phone: +49-8122-9729-0 Fax: -10

 

[Oliver Betz]

Oliver Bartels <spamtrap@bartels.de> schrieb:

[...]

* Eine bessere und billigere Lösung konnte hier keiner auf
die Schnelle bieten.

Auf die Gefahr hin, das jetzt falsch verstanden zu haben: der Ant16
kostet mit "Probes" 539EUR. Wirklich nutzbar sind wohl auch nur
100MS/s, Speichertiefe 2048 Samples.

DigiView kostet nur 500EUR, hat 18 Kanäle, mechanisch gute Clips und
massig Speichertiefe (auch wegen des pfiffigen Konzepts).

Ist für mich also besser und billiger.

Elektrisch unterscheiden sich die Eingänge beider Geräte wohl nicht
(FPGA mit Serienwiderstand).

Zur Samplerate: wenn jeder Eingang einen RC-Tiefpaß von 1kOhm*10pF hat
(selbst, wenn man die Leitungen gaaanz kurz macht), kann man mit
500MS/s wohl nur die Toleranz eben dieser Tiefpässe feststellen.

Eine Berechtigung hat m.E. nur der Ant8 als absolutes Billiggerät für
die Hosentasche.

Servus

Oliver
--
Oliver Betz, Muenchen (oliverbetz.de)

 

[MaWin]

"Oliver Bartels" <spamtrap@bartels.de> schrieb im Newsbeitrag
news:c8uco0hrri5r45ruj5tnrchl2p9v80mst5@4ax.com...

Aha, und was sagen uns in: die Tabellen in Modul 3 ab Seite 12 ?
Dass Dein Vorschlag, leider leider, so nicht funktioniert.

Na, in dem Thread hauen sie das Teil Tim ja ziemlich um die Ohren,
so das er selbst korrigiert:

http://groups.google.de/groups?hl=de&lr=&threadm=ar6fsa%24htc%243%248302bc10%40news.demon.co.uk&rnum=3&prev=/groups%3Fas_q%3Drockylogic.com%26as_ugroup%3Dsci.electronics.design%26lr%3D%26hl%3Dde

"Well, the analyzer runs at 500MHz, takes samples at 500MSample/s,
and should be used with signals up to around 100MHz. "

Das ist drin:
http://www.rockylogic.com/files/AntGuts_LoRes.jpg

http://groups.google.de/groups?hl=de&lr=&threadm=bc14l4%241hm%241%248300dec7%40news.demon.co.uk&rnum=7&prev=/groups%3Fas_epq%3Drockylogic%2520com%26as_ugroup%3Dsci.electronics.design%26as_scoring%3Dd%26lr%3D%26num%3D30%26hl%3Dde

und da das Teil von 2002 ist, ist wohl doch kein Spartan3 drin,
sondern Spartan2e/Virtex reicht, so wie ich vermutet habe.

Tim schreibt auch: "It depends, but modest folk though we are,
we sometimes brag about getting 500MHz from a Spartan-2 ;-)" in

http://groups.google.de/groups?hl=de&lr=&threadm=8a436ba2.0407231131.53dc32ed%40posting.google.com&rnum=12&prev=/groups%3Fas_epq%3Drockylogic%26as_scoring%3Dd%26lr%3D%26num%3D30%26hl%3Dde
--
Manfred Winterhoff, reply-to invalid, use mawin at despammed.com
homepage: http://www.geocities.com/mwinterhoff/
de.sci.electronics FAQ: http://dse-faq.elektronik-kompendium.de/
Read 'Art of Electronics' Horowitz/Hill before you ask.
Lese 'Hohe Schule der Elektronik 1+2' bevor du fragst.

 

[Oliver Bartels]

On Mon, 1 Nov 2004 20:43:19 +0100, "MaWin" <me@private.net> wrote:

"Well, the analyzer runs at 500MHz, takes samples at 500MSample/s,
and should be used with signals up to around 100MHz. "
Klar, mit dem Spartan 2 ist er ziemlich an oder über der

Grenze, das macht ein Blick ins Datenblatt schnell klar.

Tim schreibt auch: "It depends, but modest folk though we are,
we sometimes brag about getting 500MHz from a Spartan-2 ;-)" in
Auch wenn die Sampling-Genauigkeit dann wohl nicht so

toll ist, finde ich es schon eine reife Leistung, die 500 MHz
*funktionsfähig* aus einem FPGA herauszukitzeln,
Mehrphasentakt hin oder her.
Das Teil ist irgendwie witzig ;-)

Das interne Design ist wahrlich nicht simpel und ich verstehe
bei den nicht allzu großen Stückzahlen für LA's auch, dass
das mit Software nicht zum Bauteilpreis zu haben ist, denn
irgendwomit muss der gute Mann auch seine Brötchen
bezahlen. Selbst wenn an dem Teil hundert Euronen
bei ihm hängenbleiben, so muss er doch einige hundert
verkaufen, um auf das Jahresgehalt eines Ingenieurs
oder Informatikers zu kommen, und ich bezweifle aus
meinen Erfahrungen mit dem Markt "Elektronikentwicklung,
Home bis Profi" einfach, dass die Stückzahlen so hoch sind.

Gruß Oliver

--
Oliver Bartels + Erding, Germany + obartels@bartels.de
http://www.bartels.de + Phone: +49-8122-9729-0 Fax: -10