S
Stephan Mueller
Guest
Hallo NG,
ich mĂśchte folgendes Projekt verwirklichen: Um ein Signal zu generieren
sollen Daten aus einem SRAM auf einen D/A Wandler gegeben werden. Da das
recht schnell sein soll (50 - 100 MHz) dachte ich mir, daĂ da am besten ein
FPGA oder einem CPLD zum Einsatz kommt. Im Prinzip muĂ der Baustein nur den
SRAM auslesen, evtl. die Daten shiften und dann auf den D/A Wandler geben.
Die Steuerung des RAMs und des DACs soll natĂźrlich auch vom CPLD/FPGA
Ăźbernommen werden.
Da ich leider noch keine Erfahrung mit programmierbarer Logik gemacht habe,
mÜchte ich hier fragen, ob ihr ein paar Vorschläge zur Hand habt.
Ein CPLD wäre wohl billiger, hat aber auch weniger "Platz". AuĂerdem soll
die VerknĂźpfung der Zellen im CPLD anders als im FPGA sein, so das gewisse
SignalverknĂźpfungen nicht (oder nur mit grĂśĂerem Aufwand) mĂśglich sind und
deshalb die Programmierung zeitaufwändiger ist. Stimmt das?
Viele GrĂźĂe,
Stephan
ich mĂśchte folgendes Projekt verwirklichen: Um ein Signal zu generieren
sollen Daten aus einem SRAM auf einen D/A Wandler gegeben werden. Da das
recht schnell sein soll (50 - 100 MHz) dachte ich mir, daĂ da am besten ein
FPGA oder einem CPLD zum Einsatz kommt. Im Prinzip muĂ der Baustein nur den
SRAM auslesen, evtl. die Daten shiften und dann auf den D/A Wandler geben.
Die Steuerung des RAMs und des DACs soll natĂźrlich auch vom CPLD/FPGA
Ăźbernommen werden.
Da ich leider noch keine Erfahrung mit programmierbarer Logik gemacht habe,
mÜchte ich hier fragen, ob ihr ein paar Vorschläge zur Hand habt.
Ein CPLD wäre wohl billiger, hat aber auch weniger "Platz". AuĂerdem soll
die VerknĂźpfung der Zellen im CPLD anders als im FPGA sein, so das gewisse
SignalverknĂźpfungen nicht (oder nur mit grĂśĂerem Aufwand) mĂśglich sind und
deshalb die Programmierung zeitaufwändiger ist. Stimmt das?
Viele GrĂźĂe,
Stephan