CPLD bestimmen

Hallo,

ich möchte einige Funktionen einer Schaltung in einen CPLD auslagern.
Nun finde ich in den CPLD-Datenblätter Angaben über die Anzahl der
Makrozellen, die Anzahl der verfügbaren Gates, die Anschlusspins,...
Aber wie stelle ich fest was ich für eine Größe benötige?

Muss ich dazu die logischen Verknüpfungen erstmal "programmieren" und
mir dann anschauen was der Editor für eine Bausteingröße verlangt
oder geht das anders/einfacher?
Welche Editoren verwendet Ihr denn so um VHDL zu schreiben?

Mit dem Thema programmierbare Logik hab ich noch nicht soviel Ahnung
:-/

Danke,

Thomas

 

[Oliver Bartels]

On 31 Oct 2005 01:08:18 -0800, account_1@gmx.de wrote:

Muss ich dazu die logischen Verknüpfungen erstmal "programmieren" und
mir dann anschauen was der Editor für eine Bausteingröße verlangt
oder geht das anders/einfacher?

Du musst es nicht so machen, aber wenn Du keine Erfahrung hast,
dann rate ich Dir trotzdem erst zur vollständigen Definition der
Logik.

Später kann man dann mit etwas Erfahrung die Größe abschätzen
und etwas Reserve lassen.

Gruß Oliver

--
Oliver Bartels + Erding, Germany + obartels@bartels.de
http://www.bartels.de + Phone: +49-8122-9729-0 Fax: -10

 

bei xilinx.com gibts kostenlos Software Web-Pack
<account_1@gmx.de> schrieb im Newsbeitrag
news:1130749698.755313.19490@g49g2000cwa.googlegroups.com...
Hallo,

ich möchte einige Funktionen einer Schaltung in einen CPLD auslagern.
Nun finde ich in den CPLD-Datenblätter Angaben über die Anzahl der
Makrozellen, die Anzahl der verfügbaren Gates, die Anschlusspins,...
Aber wie stelle ich fest was ich für eine Größe benötige?

Muss ich dazu die logischen Verknüpfungen erstmal "programmieren" und
mir dann anschauen was der Editor für eine Bausteingröße verlangt
oder geht das anders/einfacher?
Welche Editoren verwendet Ihr denn so um VHDL zu schreiben?

Mit dem Thema programmierbare Logik hab ich noch nicht soviel Ahnung
:-/

Danke,

Thomas

 

Ok, danke.

Nun hätte ich aber noch eine Frage zu dem Web-Pack von Xilinx.
Auf denen ihrer Seite findet man einen JTAG-Programmieradapter für den
Parallelport. Nun besitze ich einen JTAG ICE Adapter von Atmel.....ist
es möglich diesen auch zu verwenden? Hat das schonmal jemand versucht?

Thomas

 

[Steffen Koepf]

account_1@gmx.de wrote:

Nun hätte ich aber noch eine Frage zu dem Web-Pack von Xilinx.
Auf denen ihrer Seite findet man einen JTAG-Programmieradapter für den
Parallelport. Nun besitze ich einen JTAG ICE Adapter von Atmel.....ist
es möglich diesen auch zu verwenden? Hat das schonmal jemand versucht?

Den kann man nicht mit impact (programmer im webpack) zusammen verwenden,
aber impact kann SVF-Dateien erzeugen, falls das der JTAG-ICE unterstuetzt,
koennte es auf diesem Wege gehen.


cu,

Steffen

 

[Michael Dreschmann]

Hallo,

Auf denen ihrer Seite findet man einen JTAG-Programmieradapter f=FCr den
Parallelport. Nun besitze ich einen JTAG ICE Adapter von Atmel.....ist
es m=F6glich diesen auch zu verwenden? Hat das schonmal jemand versucht?

Ich hab letztens diesen hier nachgebaut:
http://www.trenz-electronic.de/down/etc/jtag/TE0149-01.pdf
Das is im Prinzip der von der Xilinx Seite, hat aber noch Pegelwandler
drauf und is vielleicht zukunfstssicherer und liefert bessere Pegel al
LPT Port.
Das Teil is dann Äquivalent zu nem Parallel III Kabel.

Michael

 

[M.Randelzhofer]

ich möchte einige Funktionen einer Schaltung in einen CPLD auslagern.
Nun finde ich in den CPLD-Datenblätter Angaben über die Anzahl der
Makrozellen, die Anzahl der verfügbaren Gates, die Anschlusspins,...
Aber wie stelle ich fest was ich für eine Größe benötige?

Muss ich dazu die logischen Verknüpfungen erstmal "programmieren" und
mir dann anschauen was der Editor für eine Bausteingröße verlangt
oder geht das anders/einfacher?


Erklär doch mal, was du da so rein bringen möchtest.
Dann kann man abschätzen wieviele Macrozellen du brauchst, oder ob es
eventuell auch mit einem Microcontroller zu machen ist (grins):
http://ww1.microchip.com/downloads/en/AppNotes/00511e.pdf

oder gar ein FPGA braucht.


Welche Editoren verwendet Ihr denn so um VHDL zu schreiben?

Webpack oder Quartus II oder Ultraedit.


MIKE

--
www.oho-elektronik.de
OHO-Elektronik
Michael Randelzhofer
FPGA und CPLD Mini Module
Klein aber oho !

 

Hi,

account_1@gmx.de schrieb:

ich möchte einige Funktionen einer Schaltung in einen CPLD auslagern.
Nun finde ich in den CPLD-Datenblätter Angaben über die Anzahl der
Makrozellen, die Anzahl der verfügbaren Gates, die Anschlusspins,...
Aber wie stelle ich fest was ich für eine Größe benötige?

Am sichersten ist es nach Synthese und Layout auf die Zahl zu schauen
.
Wenn du ohne Erfahrung mit ähnlichen Designs eine Abschätzung machen
willst, musst du dir eben sehr gut überlegen, was du wohl an
Grundgattern brauchen wirst.
Möglicherweise sind die FF das Limit, also die Zahl aller benötigen
Register abschätzen, dann überlegen, ob du irgendwas besonderes
brauchst, das die Resourcen über Gebühr strapaziert (z.B. breite
Addierer mit hoher Geschwindigkeit,...).
Vor der Bausteinauswahl besser Daumenbreite in cm aufmultiplizieren,
einen Baustein zu 10% benutzen kostet nur Geld, einen Baustein zu 110%
benutzen evtl das Design.

Muss ich dazu die logischen Verknüpfungen erstmal "programmieren" und
mir dann anschauen was der Editor für eine Bausteingröße verlangt
oder geht das anders/einfacher?

MIt dem Ansatz kann es immer noch passieren, dass du wegen
ungeschicktem Code viel zuviel Platz benötigst. Evtl hilft auch bei
Opencores nachzuschauen, ob dein Problem schonmal gelöst wurde, dort
bekommst du manchmal auch Hinweise welche Grösse der Core in einem
bestimmten FPGA/CPLD benötigt.

Welche Editoren verwendet Ihr denn so um VHDL zu schreiben?

Emacs im VHDL-Mode.

bye Thomas