Anstiegsverzögerung von TTL Signalen

[Tom]

Hallo, ich habe Folgendes Problem:

Ich muss ein TTL Signal um 0.2s verzögert ansteigen lassen, der abfall
soll jedoch mit dem Eingangssignal erfolgen. Ich habe bis jetz noch
keine Ahnung wie ich das anstellen soll.


Eingang: ____|---------------|____
Ausgang: ______________|-------|____
| 0.2s |
gruss tom

 

[Rafael Deliano]

Eingang: ____|---------------|____
Ausgang: ______________|-------|____

Das Eingangsignal verzögern mit
RC-Tiefpaß gefolgt von Schmitt-Trigger.
Dann mit AND verknüpfen:

74HC 74HC
132 132
+-------| \ | \
---+-R--+--| / | /
|
C
|
GND

TTL Signal um 0.2s
Ich hoffe das TTL hat 74HC-Pegel

sonst vorne mit 74HC132 auf CMOS-Pegel bringen.
Und die 0,2sec können Toleranz haben.
Sonst braucht man Schaltung mit Zähler, Quarz
usw.

MfG JRD

 

[Marcel Müller]

Hallo,

Rafael Deliano schrieb:

Eingang: ____|---------------|____
Ausgang: ______________|-------|____

Das Eingangsignal verzögern mit
RC-Tiefpaß gefolgt von Schmitt-Trigger.
Dann mit AND verknüpfen:

74HC 74HC
132 132
+-------| \ | \
---+-R--+--| / | /
|
C
|
GND

Das gibt u.U. stark schwankende Verzögerungszeiten, da die akzeptierten
Eingangspegel in einem gewissen Spannungsbereich liegen. Des weiteren
braucht die Schaltung einiges an Recovery-Time. Das kann man zwar mit
einer Diode senken, dann muss man aber auf den Maximalstrom aufpassen,
sonst wird der Abfall auch verzögert.


Alternative: mit nachtriggerbarem Mono-Flop.

Die Bedingung ist dann:
Monoflop abgefallen & Eingang high
Vorsicht, das kann Spikes geben. Wenn die Spikes nicht akzeptabel sind,
muss man statt dem AND ein getaktetes Flip-Flop dahinter hängen. Die
fallende Flanke des Monoflops muss das Flip-Flop setzen, Low am Eingang
muss es zurücksetzen.

Mono-Flop
+-----+ high Flip-Flop
| | | +-----+
Eingang ---*---|>-V--| +---|D Q|--- Ausgang
| | !Q*---------|>----|
| +-----+ | !R |
| +--*--+
| |
+----------------------+

Marcel

 

[Rafael Deliano]

Das gibt u.U. stark schwankende Verzögerungszeiten, da die
akzeptierten Eingangspegel in einem gewissen Spannungsbereich liegen.
Bei CMOS-Pegel eigentlich nicht.

Wenn der Eingangspegel echt worstcase TTL 0,8 ... 2,0 V hat
funktionierts mit den 74HC132 eh nicht.
Wenn der Pegel wenigstens 4V macht:

Ich hoffe das TTL hat 74HC-Pegel
sonst vorne mit 74HC132 auf CMOS-Pegel bringen.

nachtriggerbarem Mono-Flop.
74HC4538 hätte den Vorteil daß die Parameter weniger streuen

als 74HC132. Aber man braucht für simples Problem 2 ICs.

MfG JRD