74 LS 00 - NAND - offene Gatter ?

[Winfried Salomon]

Hallo Thomas,

Thomas Ruch wrote:

Ausgänge dürfen _niemals_ auf ein Potential gelegt werden, sonst
rauchen sie Dir ab. Bei TTL kann man Eingänge unbeschaltet lassen, sie
gehen dann auf high, bei CMOS ist das jedoch nicht zulässig.


Dumme Verständnisfrage: Was passiert, wenn man die CMOS Eingänge nicht
auf ein def. Potential legt und unbeschaltet lässt?

mir ist dabei mal ein 40xx heiß geworden und sogar durchgebrannt,
seitdem bin ich vorsichtig. Wie andere schon schrieben, kann der
Querstrom durch die komplementären Mosfets sehr groß werden,
hochfrequente Schwingungen können bei Gattern u.U. auch auftreten, vor
allem bei TTL, wie selbst beobachtet, bei CMOS habe ich das noch nicht
untersucht. Die Gatter sind ja letzten Endes auf schnelles Schalten
optimierte Verstärker und im linearen Betrieb müssen die nicht unbedingt
stabil sein.

Das Offenlassen von TTL-Eingängen habe ich schon gesehen, obwohl ich
wegen der Störanfälligkeit da auch ein ungutes Gefühl habe, es ging da
sicher um Einsparen von Widerständen. Speziell beim Nand LS00 weiß ich,
daß der erste Transistor beim Ofenlassen in den inversen Betrieb geht
und die am Eingang gemessene Spannung irrelevant ist. Wie das bei Nor
oder Scmittrigger ist, habe ich jetzt nicht nachgesehen.

mfg. Winfried

 

[Axel Schwenke]

=?ISO-8859-1?Q?Winfried_Buechsenschuetz?= <winfried.buechsenschuetz@freenet.de> wrote:

Ich muß Winfried recht geben. Bei TTL werden offene Eingänge
als High erkannt.

Davon ist aber dringend abzuraten - und wird es auch durchgängig in der
Fachliteratur. Man kann am offenen Eingang zwar ca. 1.5V messen - das
liegt aber im unsicheren Bereich. Niemand würde freiwillig TTL mit 1.5V
als High-Pegel ansteuern.

Das ist nun voll am Thema vorbei. Bei allen "echten" TTL-Logikreihen
werden offene Eingänge als H erkannt. Ein Blick auf die Innenschaltung
zeigt auch warum. Der einzige Nachteil, den ein offener Eingang gegen-
über einem fest auf H gelegten hat, ist die Empfindlichkeit auf kapazi-
tive Einstreuungen. Halte ich aber für praktisch nicht relevant. Es
sei denn, man möchte an den unbenutzen Eingang eine längere Leiterbahn
anschließen und diese kreuz und quer über die Platine führen.

Günstiger ist es, die Eingänge über ca. 5kOhm an +5V zu hängen. Direkt
an +5V ist nicht so günstig, dann können Spikes evtl. an die Eingänge
durchschlagen, und TTL mag Eingangsspannungen größer als Vcc überhaupt
nicht.

Das hab ich auch schon ein paarmal gelesen und halte es trotzdem für
Humbug. Wenn ich Pin x eines TTL-Bausteins mit Pin 14 (Ucc) verbinde,
wie soll dann die Eingangsspannung höher liegen als die Betriebsspan-
nung? Irgendwelche esoterische energiereiche Spikes auf der Betriebs-
spannung können den Chip viel einfacher direkt killen. Allerdings sind
die bipolaren Logikreihen wesentlich robuster als das moderne Zeug.
Eine andere Frage wäre, warum man Spikes nicht füchten muß, wenn man
den Eingang auf Ground legt.

Bei TTL sollte man die unbenutzten Eingänge
möglichst auf High-Potential legen - bei Low fließen ca. 400uA aus jedem
Eingang, das kann sich schon zu einigen unnütz verschwendeten mA
summieren.

Auch hier würde ein Blick auf die Innenschaltung helfen. Bei einem
Standard-TTL-NAND-Eingang haben wir einen Multi-Emitter-Transistor in
Basisschaltung. Der in die Basis eingespeiste Strom von ca. 1.4mA wird
entweder durch *einen* auf L gehaltenen Eingang nach Masse abgeleitet
oder fließt in den nächsten Transistor im Gatter. Der Unterschied in
der Stromaufnahme ist minimal (auf jeden Fall deutlich kleiner als
besagter Eingangsstrom bei L-Potential). Tatsächlich hat ein TTL-NAND-
Gatter den höheren Ruhestrom, wenn alle Eingänge auf H liegen [1]. Das
liegt nämlich nicht nur am Eingangsstrom, sondern an den Arbeitsströmen
der folgenen Transistoren. Für andere Gatter oder gar komplexe Logik
gelten keine so einfachen Regeln. Wenn überhaupt, sollte man unbenutzte
(Pegel egal) Eingänge also an das Potential legen, das layouttechnisch
günstig in der Nähe liegt.

[1] z.B. 74LS00: 1.6mA vs. 4.4mA (alle 4 Ausgänge H vs. L)


XL

 

[Axel Schwenke]

"Markus Gronotte" <markus@gronoworx.dyndns.org> wrote:

Sag mal kann man die Aussage auch in mA machen? Also bei High 5V Low 0V.
Mit wieviel mA weniger kann ich rechnen wenn ich die Eingänge
eines ungenutzen NAND-Gatters des 74 ALS 00 auf High setze statt wie bis
jetzt auf GND?

Schau halt ins Datenblatt. Bei LS wird die Stromaufnahme *geringer*
wenn man unbenutzte Eingänge auf L legt. Bei ALS sollte das ähnlich
aussehen.


XL

 

[Peter Heitzer]

Winfried Salomon <wsalomontrashcan@t-online.de> wrote:
: Hallo Markus,

: Markus Gronotte wrote:

:>
:> "Dieter Wiedmann"
:>
:>>> Wie muss man beim 74 LS 00 übrige NAND-Gatter verschalten die man
:>>> nicht benutzt?
:>
:>
:>> Nicht benutzte Eingänge auf Vcc, Ausgänge offen lassen. Man kann die
:>> Eingänge natürlich auch auf GND legen, das erhöht aber den
:>> Stromverbrauch.
:>
:>
:> Markus

: Ausgänge dürfen _niemals_ auf ein Potential gelegt werden, sonst rauchen
: sie Dir ab. Bei TTL kann man Eingänge unbeschaltet lassen, sie gehen
: dann auf high, bei CMOS ist das jedoch nicht zulässig.
Bei TTL ist es zwar erlaubt, aber nicht ratsam. Besonders FFs mit asynchronen
Setz und -Rücksetzeingängen funktionieren oft nicht richtig, bzw. sind auf
Störungen der Versorgungsspannung empfindlich, wenn die S/R Eingänge nicht
beschaltet sind.

 

[Peter Heitzer]

Winfried Salomon <wsalomontrashcan@t-online.de> wrote:

: Das Offenlassen von TTL-Eingängen habe ich schon gesehen, obwohl ich
: wegen der Störanfälligkeit da auch ein ungutes Gefühl habe, es ging da
: sicher um Einsparen von Widerständen. Speziell beim Nand LS00 weiß ich,
Laut TI-Datenbuch soll man unbenutzte Eingänge bei _Standard_ TTL nur über
Widerstände an VCC hängen. Bei LS sei dies nicht notwendig.

 

[B. Spitzer]

Hallo Markus,

Sag mal kann man die Aussage auch in mA machen? Also bei High 5V Low
0V. Mit wieviel mA weniger kann ich rechnen wenn ich die Eingänge
eines ungenutzen NAND-Gatters des 74 ALS 00 auf High setze statt wie
bis jetzt auf GND? Weil ich hab das momentan auf einer Plantine und
kann das nicht mehr so ohne Weiteres umstecken. Bzw. nach welchem
Begriff im Datenblatt muss ich ausschau halten? Ich glaube das legen
auf GND hatte ursprünglich sogar Layoutgründe, weil die Pins direkt
neben GND lagen, aber Stromsparen ist mir dann doch wichtiger.
Im Datenblatt unter Power Supply Current VCC zu finden...

Besorg' Dir am Besten von OnSemi die Datenblätter zu
TTL: DL121-D.pdf
CMOS DL131-D.pdf, DL129-D.pdf (HCMOS)
FACT: DL138-D.pdf
Transis: DL126-D.pdf (Bipolar Kleinsignal), DL111-D.pdf (Bipolar Power),
DL135-D.pdf (MOSFET)
Dioden: DL151-D.pdf (Rectifier), DL150-D.pdf (Zener und TVS)
Insgesamt ca. 40MB mit so ziemlich allen Datenblättern auf einmal.
Bei Bedarf auch noch:
Spannungsregler (Linear und Switch): HB206-D.pdf
Analogschalter: BRD8007-D.pdf
Analog-Interface: DL128-D.pdf
Single-Gate Logik: DLD601-D.pdf
Tante Google hilft beim finden. Oder ich...
http://www.onsemi.com/site/support/literature/list/0,4858,1163_0,00.html

Bei TTLs ist die Gesamtstromaufnahme dann am grössten, wenn der Ausgang
auf Low ist. Also so beschalten, dass der Ausgang High ist.
Bei NAND eben doch die Eingänge auf Low. Dann Fliesst etwa 0,4mA aus dem
Eingang heraus (0,2mA bei ALS). Aber die Gesamtstromausnahme ist geringer.


tschuessle
Bernhard Spitzer
--
bash.org - Top 100...
<erno> hm. I've lost a machine.. literally _lost_. it responds to ping, it
works completely, I just can't figure out where in my apartment it is.

 

[Winfried Buechsenschuetz]

Axel Schwenke schrieb in der newsgroup de.sci.electronics:

Das hab ich auch schon ein paarmal gelesen und halte es trotzdem für
Humbug. Wenn ich Pin x eines TTL-Bausteins mit Pin 14 (Ucc) verbinde,
wie soll dann die Eingangsspannung höher liegen als die Betriebsspan-
nung?

Bei direkter layoutmäßig günstiger Verbindung kaum. Falls der Pin aber
an einem Vcc-Zweig liegt, der nur über eine längere Verbindung mit dem
Vcc-Pin des ICs verbunden ist, wäre es zumindest denkbar. Ob es
praktisch vorkommt, weiß ich nicht (bei mir noch nicht passiert). Ich
lege offene Eingänge auch direkt an Vcc, wenn ich nicht zufällig einen
Pull-up in einem R-Netzwerk übrig habe.

Allerdings sind
die bipolaren Logikreihen wesentlich robuster als das moderne Zeug.

Voll ACK.

Eine andere Frage wäre, warum man Spikes nicht füchten muß, wenn man
den Eingang auf Ground legt.

Auch wieder wahr... bei längerer GND-Verbindung ist das gleiche zu
fürchten wie bei langer Vcc-Verbindung (zumindest in der Theorie).

Tatsächlich hat ein TTL-NAND-
Gatter den höheren Ruhestrom, wenn alle Eingänge auf H liegen [1]. Das
liegt nämlich nicht nur am Eingangsstrom, sondern an den Arbeitsströmen
der folgenen Transistoren.

Danke für die Hinweise. Ich bin tatsächlich immer nur von der
Eingangsstufe ausgegangen.

Für andere Gatter oder gar komplexe Logik
gelten keine so einfachen Regeln. Wenn überhaupt, sollte man unbenutzte
(Pegel egal) Eingänge also an das Potential legen, das layouttechnisch
günstig in der Nähe liegt.

ACK, soweit von der Logik her machbar.

Winfried Büchsenschütz
--
Immer auf dem aktuellen Stand mit den Newsgroups von freenet.de:
http://newsgroups.freenet.de

 

[B. Spitzer]

Hallo,

Das hab ich auch schon ein paarmal gelesen und halte es trotzdem für
Humbug. Wenn ich Pin x eines TTL-Bausteins mit Pin 14 (Ucc) verbinde,
wie soll dann die Eingangsspannung höher liegen als die Betriebsspan-
nung?

Bei direkter layoutmäßig günstiger Verbindung kaum. Falls der Pin aber
an einem Vcc-Zweig liegt, der nur über eine längere Verbindung mit dem
Vcc-Pin des ICs verbunden ist, wäre es zumindest denkbar. Ob es
praktisch vorkommt, weiß ich nicht (bei mir noch nicht passiert). Ich
lege offene Eingänge auch direkt an Vcc, wenn ich nicht zufällig einen
Pull-up in einem R-Netzwerk übrig habe.

Blick ins Datenblatt oder Tietze/Schenk: 7V am Eingang sind bei TTL

überhaupt kein Problem, Breakdown erst bei ca. 15V!

Allerdings sind
die bipolaren Logikreihen wesentlich robuster als das moderne Zeug.

Voll ACK.

Eine andere Frage wäre, warum man Spikes nicht füchten muß, wenn man
den Eingang auf Ground legt.

Auch wieder wahr... bei längerer GND-Verbindung ist das gleiche zu
fürchten wie bei langer Vcc-Verbindung (zumindest in der Theorie).

Nochmal ein Blick auf die Innenbeschaltung:

Bei TTL ein Multiemitter-Transistor mit ca. 4K Basiswiderstand an VCC.
Wenn man den Emitter auf Spannungen unter 0V zieht, wird der Basisstrom
nur geringfügig grösser! Also auch nicht das Killerargument.
Bei LS-TTL sind hier Dioden mit ca. 20K gegen VCC. Noch geringerer
I(IL) als bei TTL. Da wären -2V am Eingang auch kein Problem, ABER
hier sind Klemmdioden (Schottky) vorhanden, also wirds schon bei -0,5V
kritisch.

Tatsächlich hat ein TTL-NAND-
Gatter den höheren Ruhestrom, wenn alle Eingänge auf H liegen [1].
Das liegt nämlich nicht nur am Eingangsstrom, sondern an den
Arbeitsströmen der folgenen Transistoren.

ACK. Die Stromaufnahme ist dann am Grössten, wenn der Ausgang LOW ist.
Wie dafür die Eingänge aussehen, hängt von der Schaltfunktion ab.
Bei NAND eben mit High an den Eingängen.

tschuessle
Bernhard Spitzer
--
bash.org - Top 100...
<erno> hm. I've lost a machine.. literally _lost_. it responds to ping, it
works completely, I just can't figure out where in my apartment it is.

 

[Marcel Müller]

Axel Schwenke wrote:

Das ist nun voll am Thema vorbei. Bei allen "echten" TTL-Logikreihen
werden offene Eingänge als H erkannt. Ein Blick auf die Innenschaltung
zeigt auch warum. Der einzige Nachteil, den ein offener Eingang gegen-
über einem fest auf H gelegten hat, ist die Empfindlichkeit auf kapazi-
tive Einstreuungen. Halte ich aber für praktisch nicht relevant.

Genau das ist der Punkt. Da die TTL-Eingänge ziemlich Kapazitätsarm
sind, reagieren sie bereits auf kleinste Ladungsmengen. Über eine
Kapazität in der Größenordnung 1-2pF läßt sich ziemlich zuverlässig ein
Impuls am Ausgang herbeiführen, wenn das Signal am Kondensator einen H-L
Übergang macht. (Solange die Flankensteilheit noch stimmt.)
Diese Kapazitäten werden spätestens wenn noch ein Sockel dazukommt
zwischen benachbarten Pins durchaus erreicht.

Das ist dann Flankentriggerung für Arme. Ich habe es ein paar mal zu
Testzwecken so gemacht.


Marcel

 

[Axel Schwenke]

=?ISO-8859-1?Q?Marcel_M=FCller?= <news.5.maazl@spamgourmet.org> wrote:

Axel Schwenke wrote:

Der einzige Nachteil, den ein offener Eingang gegen-
über einem fest auf H gelegten hat, ist die Empfindlichkeit auf kapazi-
tive Einstreuungen. Halte ich aber für praktisch nicht relevant.

Genau das ist der Punkt. Da die TTL-Eingänge ziemlich Kapazitätsarm
sind, reagieren sie bereits auf kleinste Ladungsmengen. Über eine
Kapazität in der Größenordnung 1-2pF läßt sich ziemlich zuverlässig ein
Impuls am Ausgang herbeiführen, wenn das Signal am Kondensator einen H-L
Übergang macht. (Solange die Flankensteilheit noch stimmt.)

Das würde dann bedeuten, daß die wirksame Komponente des empfohlenen
Widerstands von 5k gegen Ucc seine parasitäre Kapazität ist? Zumindest
bei Standard-TTL, da würde ich die Impedanz des offenen Eingangs
nämlich ebenfalls auf ~5k schätzen.

Aber klar, bei LS-TTL und Nachfolgern erscheint das etwas sinnvoller.
Man lernt nie aus. Auch wenn dieses Wissen reichlich spät kommt


XL

 

[Rolf_B]

Axel Schwenke wrote:

Günstiger ist es, die Eingänge über ca. 5kOhm an +5V zu hängen. Direkt
an +5V ist nicht so günstig, dann können Spikes evtl. an die Eingänge
durchschlagen, und TTL mag Eingangsspannungen größer als Vcc überhaupt
nicht.

Das hab ich auch schon ein paarmal gelesen und halte es trotzdem für
Humbug. Wenn ich Pin x eines TTL-Bausteins mit Pin 14 (Ucc) verbinde,
wie soll dann die Eingangsspannung höher liegen als die Betriebsspan-
nung? Irgendwelche esoterische energiereiche Spikes auf der Betriebs-
spannung können den Chip viel einfacher direkt killen. Allerdings sind
die bipolaren Logikreihen wesentlich robuster als das moderne Zeug.

Der absolute Grenzwert für die Versorgungsspannung von TTL Bausteinen
beträgt 7 V, bei den low power 8 V. Die maximale Spannung am Eingang
hingegen 5.5 V, von seltenen Ausnahmen abgesehen. Sicher _kann_ ein
Baustein mehr aushalten, muss aber nicht. Allfällige Angaben von
Autoren beziehen sich daher immer auf einen Typ eines Fabrikats, even-
tuell nur auf dieses Exemplar. "Schaltungsideen" im Elektor, wo
TTL "absolut problemlos" an einer 9V Batterie "funktionieren", sind
daher nicht im Sinne des Herstellers. Genau dieses schlechte Design
führt dazu, dass hier so Fragen auftauchen, warum eine Schaltung
nur mit dem TI-Chip gehen usw.
TI empfiehlt ebenfalls, unbenutzte Eingänge zu beschalten, "um
Störungen zu vermeiden und die Impulsverzögerungszeiten nicht
zu verlängern". Anschluss direkt an Vcc "wenn immer Vcc<=5.5v sicher-
gestellt werden kann". Es folgt ein Hinweis darauf, dass dies
in der Praxis wegen Schaltspikes idR nicht erreicht werden kann.

Eine andere Frage wäre, warum man Spikes nicht füchten muß, wenn man
den Eingang auf Ground legt.

Gute Frage.

--
mfg Rolf Bombach

 

[Rolf_B]

Winfried Salomon wrote:

Ausgänge dürfen _niemals_ auf ein Potential gelegt werden, sonst rauchen
sie Dir ab.

Vielleicht könnte man bei open collector-Ausgängen eine
Ausnahme machen und sie auf Masse legen ;-).

--
mfg Rolf Bombach