L
littlefield
Guest
zwei Uhr, ist man clocka, die andere UHREINSTELLUNGD ist, weiß ich nicht die Häufigkeit von ihnen, wenn die Frequenz des clocka ist höher als die von UHREINSTELLUNGD, wird der Ausgang '1 ', wie man es in Verilog zu implementieren?