zwei Uhr, wie man herausfindet, welche Frequenz höher ist?

L

littlefield

Guest
zwei Uhr, ist man clocka, die andere UHREINSTELLUNGD ist, weiß ich nicht die Häufigkeit von ihnen, wenn die Frequenz des clocka ist höher als die von UHREINSTELLUNGD, wird der Ausgang '1 ', wie man es in Verilog zu implementieren?
 
zählen die steigenden Flanken der einzelnen Uhr. Zuerst auf eine vorgegebene Zahl zu erreichen, ist höchste Frequenz. Möglicherweise gibt es andere Möglichkeiten, aber das sollte funktionieren, und wenn Sie die Grundlagen der verilog wissen es sollte einfach zu Code.
 
ist sich zu registrieren Ausgang oder eine Kombination Ausgang? Wenn registrieren Ausgabe, die Uhr soll ich wählen? wenn Kombination Ausgang, habe es glitch
 
Hallo ... glaube, dass meine Lösung könnte so einfach sein ... eine n-Bit-Zähler für beide die Uhren ... starten Sie die beiden Zähler zur gleichen Zeit ... wenn Überlauf in eine der Zähler zurückgesetzt sowohl die Zähler auftritt ... die colck die Überlauf führt, ist die schnellste ... diesen Überlauf könnte verwendet werden, um einen Flip-Flop gesetzt, so dass die schnelleren Takt wird bekannt, bis eine andere Überlauf tritt sein ...
 
Nette Idee lordsathish, aber nicht Sie denken, ths Lösung ist viel Fläche verbrauchen Lösung?
 
[Quote = master_picengineer] Nette Idee lordsathish, aber nicht Sie denken, ths Lösung ist viel Fläche verbrauchen Lösung? [/Quote] gibt es einen besseren Weg, die weniger Fläche verbraucht ...?
 
die einfachste methode ist die Verwendung des Phasen-Detektors
 
erstellen 2 Zähler, lassen Sie den Zählerstand bis 10 (oder eine Zahl, sondern muss größer als 2, da 2 Uhr kann nicht zur gleichen Zeit triger) und vergleichen Sie dann die 2 Zähler Ausgangswert zu bestimmen, welche 1 ist größer. if (clka'event und CLKA = 1) dann cntra
 

Welcome to EDABoard.com

Sponsor

Back
Top