zuweisen inout Draht (Verilog)

[spman]

Ich habe eine SRAM-Code wriiten: Die Eingabe [2:0] Addr;

 Modul T5 (Adr., IO, CLK, RWL, ResetL) Eingang CLK, RWL, ResetL; inout [7:0] IO; reg [7 : 0] r [7:0], integer i; immer @ (posedge Clk oder negedge ResetL), wenn für begin (i = 0; i <8; i = i +1) r [i] (ResetL!)

 

[yanzixuan]

im Modul TT5 sollte die IO ein reg-Typ, kein Draht sein ...

 

[RBB]

Probieren Sie etwas davon ..

 Leitung [10.00] IO; reg [10.00] ioreg; zuweisen IO = ioreg; anfänglichen beginnen ioreg = gewissen Wert; # (einige Zeit) ioreg = gewissen Wert; # (einige Zeit) ioreg = {10 {1'bz}}; / / Tristate Ende