F
fpga123
Guest
jetzt bin ich Finishing ein Design-Verifikation auf FPGA. Ich möchte gehen mit diesem ASIC-Design. jemand könnte mir sagen, wie man es anfangen? was ist die Design-Flow? welches Werkzeug verwendet wird? thx! grüne Hand