Wie Pull-up / Pull-Down-Widerstand für FPGA's IO-Ports hinzufügen

[s8319]

Ich möchte eine schwache Pull-Down-Widerstand am Ausgang 3-State Puffer und bidirektionale Puffer in Xilinx FPGA hinzuzufügen, habe ich versucht, es wie folgt Code: IOBUF KIO_0 (O (KIO_I [0]), IO (KIO [0.. ]), I (KIO_O [0]), T (wir));..!. IOBUF KIO_1 (O (KIO_I [1]), IO (KIO [1]), I (KIO_O [1]),.. . T) (wir!);.. IOBUF KIO_2 (. O (KIO_I [2]), IO (KIO [2]), I (KIO_O [2]), T). (wir!); IOBUF KIO_3 (. O (KIO_I [3]), IO (KIO [3]), I (KIO_O [3]), T)... (wir!); IOBUF KIO_4 (. O (KIO_I [4]), IO (KIO. [4]), I (KIO_O [4]), T (wir));..!. IOBUF KIO_5 (O (KIO_I [5]), IO (KIO [5]), I (KIO_O [5].. ), T (wir));.!. IOBUF KIO_6 (O (KIO_I [6]), IO (KIO [6]), I (KIO_O [6]), T (wir));...! IOBUF KIO_7 (.. O (KIO_I [7]), IO (KIO [7]), I (KIO_O [7]), T (wir)..!); Pulldownmenü pdIO0 (O (KIO [0]).); Pulldownmenü pdIO1 (O (KIO) [1].); Pulldownmenü pdIO2 (O (KIO) [2].); Pulldownmenü pdIO3 (O (KIO) [3].); Pulldownmenü pdIO4 (. O (KIO [4])) ; Pulldownmenü pdIO5 (. O (KIO [5])); Pulldownmenü pdIO6 (O (KIO [6]).); Pulldownmenü pdIO7 (O (KIO) [7].), aber es funktioniert nicht! Kann mir jemand helfen? ich danke Ihnen!

 

[kib]

Verwendung Einschränkung Redakteur Xilinx ISE hinzufügen Pullup für IO-Signalen

 

[s8319]

Vielen Dank KiB, können Sie mir eine detaillierte Erklärung über die Nutzung der Zwang Editor?

 

[jjww110]

NET "Dat7IO" PullUp;

 

[kib]

in Xilinx ISE Klicken Sie auf "Assign Package Pins" Xilinx PACE-Tool wird auf der Design-Objekt Fenster alle I / O-Signal gibt es eine Spalte namens Beendigung finden wird gestartet. Set Pullup oder Pulldown wie pro ur Voraussetzung für das erforderliche Signal

 

[jay_ec_engg]

wenn ur nicht per GUI-Editor Constraint dann zuordnen pullup oder Pulldownmenü im. ucf Datei (Constraint-Datei), wo sind Ihre Zuordnung Signal an die Pin-u.

 

[jcchan]

Dank, es funktioniert, wenn die Verwendung in constarint Datei ziehen.