Wie man richtig eingestellt Chiprand in Assura DRK?

[cetianwang]

Hallo, ich mache Layout in ibm cms9flp. Beim Ausführen Assura Demokratischen Republik Kongo, dann bekam ich Fehler wie: GR999a: Alle PC-Polygone müssen innerhalb CHIPEDGE GR999a werden: Alle M1 Polygone müssen innerhalb CHIPEDGE GR999a werden: Alle (CA oder CA_bar) Polygone müssen innerhalb CHIPEDGE usw. Könnte mir jemand mir bitte, was kann ich tun, um diese Regel zu erfüllen? Vielen Dank,

 

[jgk2004]

Wenn Sie sich zu dieser Chip aus Leitungswasser sind, benötigen Sie einen Dichtringsatz, die die Fehler Ihrer mit auf dem Chip Rand treffen würde. Ein Dichtungsring hat eine Menge von Regeln innerhalb der Demokratischen Republik Kongo es und sind normalerweise für Sie durch die Fab Haus vorgesehenen Standard-Mini-ASIC laufen (sagen 1mmX1mm wie mit Euro-Praxis). Wenn es nicht vorgesehen ist, wird es in Ihrem DRK / Layout Führer sein, die in Ihrem PDK docs werden, so müssen Sie machen es selber. Sie sind nicht zu wirklich klopfen Sie den Chip und es ist nur für ein Projekt dieser DRC-Fehler ignoriert werden können. Hope this helps JGK

 

[cetianwang]

Vielen Dank!