wie man ein Low-Jitter Clock for Data Converter Design?

[xdunicorn]

Meine Daten Konverter AD9863. Mein ADC Abtasttakt von FPGA souced. Die Probe Uhr von FPGA ist nicht sauber. Der ADC Abtasttakt frequecy ist 15Mhz.I feststellen, dass Geräusche in mein System eingeführt werden. Ich habe einige Probleme zu Clock. Die Probe Uhr kann von FPGA bezogen werden? Wenn nicht, wie kann ich tun? Thanks a lot.

 

[eda4you]

[Quote = xdunicorn] Meine Daten Konverter AD9863. Mein ADC Abtasttakt von FPGA souced. Die Probe Uhr von FPGA ist nicht sauber. Der ADC Abtasttakt frequecy ist 15Mhz.I feststellen, dass Geräusche in mein System eingeführt werden. Ich habe einige Probleme zu Clock. Die Probe Uhr kann von FPGA bezogen werden? Wenn nicht, wie kann ich tun? Thanks a lot. [/Quote] den ersten Platz der Oszillator so nah an den Konverter, wie Sie können, um zu vermeiden emc-Kopplung als auch immer mehr Jitter auf dem clk Eingangs-Pins. Jitter im FPGA daher nicht beunruhigen den FPGA kann mehr weit weg von den Kristall oszi sein, aber auch nicht zu weit -> sonst werden Sie sogar noch mehr Probleme. Separate den Boden und liefern in eigene Rechnungslegung. Verbinden Sie den AGND und DGND an einem System-Sterne-Boden sehr an die Stromversorgung schließen. Ich weiß nicht, was ist dein Fs, aber als ich mich erinnern kann dieser ADC ist in der Lage, 12bit @ 80MSPS haben -> Sie müssen daher einen Jitter des Quarzoszillators so niedrig wie 1 ps haben -> das ist definitiv sehr gering! Nehmen Sie einen guten Quarzoszillator als solche von Wenzel Associates mit einem RMS-Jitter unter 0.5ps. Hoffe ich konnte helfen.

 

[chinara]

Ein weiterer wichtiger Faktor, den Sie sorgen müssen ist die Macht. Der Lärm überdeckt die Macht Jitter hinzu. So fügen Kondensator zwischen der Macht und Masse-Pin, und nehmen Sie die Power Plane und Masseebene so nahe wie possibl. Es wird hilfreich sein, den Lärm, indem prectect Boden neben die Uhr verfolgen zu unterdrücken. Vielleicht sollten Sie auch die Quelle des Lärms, oder ist es schwierig, den Lärm vollständig zu unterdrücken.

 

[elcielo]

http://www.edaboard.com/viewtopic.php?t=63602&highlight =