R
Ravindra kalla
Guest
hallo,
Ich habe eine Architektur, die in acht 19 Bit-Eingabe und 15-Bit-Ausgang ist ihr, und Architektur wird für 16 Takt, und während jeder positiven Flanke des Clock I zu 8-Bit Daten geben in allen 19 Eingang pin.this progrme i laufen simuliert verilog xilinx.now Ich möchte es in Sparten chip.so umzusetzen Bitte geben Sie mir Gedanken, wie man implement.how Input zu den Chip entweder durch maually oder mit Computer Sparten geben.
geben Sie Ihrem suggetion immidiatly.
Ich habe eine Architektur, die in acht 19 Bit-Eingabe und 15-Bit-Ausgang ist ihr, und Architektur wird für 16 Takt, und während jeder positiven Flanke des Clock I zu 8-Bit Daten geben in allen 19 Eingang pin.this progrme i laufen simuliert verilog xilinx.now Ich möchte es in Sparten chip.so umzusetzen Bitte geben Sie mir Gedanken, wie man implement.how Input zu den Chip entweder durch maually oder mit Computer Sparten geben.
geben Sie Ihrem suggetion immidiatly.