Wie Implementieren langen Kanal Gerät (Layout und Schaltplan)?

[lovseed]

Ich bin der Gestaltung einer 14-Bit-DAC, die Verwendung langer Kanal Geräte sagen w = 6.72ul = 38U erfordert. Aber das SPICE-Modell hat nur Lmax = 10u, und PDK hat auch die maximale Länge Grenze von 10u. (1) Ich frage mich, ob es ein Problem sein, wenn ich einen so langen Kanal-Gerät verwenden. (2) Und was ist das Layout? Zeichnen Sie einfach einen langen Kanal oder mit gefalteten Tor wie in einigen Papier präsentiert? wie wird das Vor-oder Nachteil sein? BR

 

[news]

Od jakiegoś czasu po sieci krążą plotki sugerujące, że Microsoft sprzeda lub wydzieli poza firmę działy zajmujące się rozwijaniem wyszukiwarki Bing oraz konsoli z rodziny Xbox. Osobiście nigdy nie wierzyłem w te rewelacje, toteż nie poruszałem tej sprawy w newsach na TPC. Dziś robię wyjątek, bowiem obecny szef Microsoftu odniósł się do nich podczas...

Read more...

 

[archillios]

abhängig von Ihrer Technik. Sie können Schlange pdiff unter gesamten Platz Tor Poly. Solche langen Kanal Gerät wird als linearer Widerstand verwendet, nicht wahr?

 

[jerryzhao]

Ich zeichne die MOS in Serie (das SPICE-Modell hat nur Lmax = 10u), wenn ich Design Schaltung POR. Layout falten wie Schaltpläne. I don t wissen, warum Sie das Gerät wie in DAC verwenden. Welche Block Sie nutzen diese Einrichtung.

 

[mists]

dieser langen Kanal devive vielleicht als Stromquelle für Strom-Lenkung DAC mit sehr großen Ausgangsimpedanz verwendet.

 

[lovseed]

[Quote = jerryzhao] Ich zeichne die MOS in Serie (das SPICE-Modell hat nur Lmax = 10u), wenn ich Design Schaltung POR. Layout falten wie Schaltpläne. I don t wissen, warum Sie das Gerät wie in DAC verwenden. . Welcher Block, den Sie nutzen diese Geräte [/quote] Einige Fragen zu ziehen mos in Serie: (1) für die Serie, alle Gatter verbunden sind, nicht wahr? (2) für alle der Reihe, das Substrat aller angeschlossenen auf vdd (wenn PMOs) oder einfach nur, um die Quelle eine Verbindung zu Körper-Effekt zu beseitigen. (3), wenn die Seriennummer des PMOS mit w / l N, ist es wirklich entspricht einem PMOS mit W / (N * l)? Aus meiner Sicht ist mindestens Punkt (2) machen einen Unterschied in der Leistung. BR, warum ich mit langen Kanal-Geräte? Ich bin der Berechnung des min Bereich für Stromquelle aus der Gießerei und INL_yield Mismatch-Parameter erforderlich. Und da meine 14-Bit-Design, das w / L-Verhältnis ist sehr klein für 1LSB, die den Kanal sehr große Sache. Hoffe meine Beschreibung macht die Sache klar.

 

[gururajb]

Ich habe was du bzgl. DAC Bereich sagte für Elementarzelle auf INL basiert. Ich bin auch versucht, eine 10-Bit-DAC unter Berücksichtigung INL, DNL und Mismatch Parameter Design. Für die 1X Elementarzelle (LSB), versuche ich, zwei in Reihe geschalteten PMOS-Geräte verwenden. Aber ich bin nicht in der Lage, den korrekten Wert der aktuellen erhalten. Warum? Mit der gleichen Vorspannungsschaltung Ich bin in der Lage, den korrekten Wert der aktuellen Zelle für 2X LSB erhalten. Kann jemand geben einige Eingänge.