O
omara007
Guest
Hallo Leute
Ich versuche, ein Geschäftsbereich Funktion auf Xilinx V4 umzusetzen.Was ich weiß, ist, dass nur Multiplikatoren aufgebaut sind in. Mit anderen Worten, es ist im Gegensatz zu ASIC, in dem ich eine DW-Komponente für den Multiplikator zu ziehen.
Hat jemand eine Arbeit um Gestaltung Trennwände in FPGAs, ohne dass tatsächlich Code ein Teiler von Hand?
Ich versuche, ein Geschäftsbereich Funktion auf Xilinx V4 umzusetzen.Was ich weiß, ist, dass nur Multiplikatoren aufgebaut sind in. Mit anderen Worten, es ist im Gegensatz zu ASIC, in dem ich eine DW-Komponente für den Multiplikator zu ziehen.
Hat jemand eine Arbeit um Gestaltung Trennwände in FPGAs, ohne dass tatsächlich Code ein Teiler von Hand?