Wie erzeugt. Lib Timing-Bibliothek für Teilblock gegeben großem Maßstab hierarchischen P & R?

[chris_li]

Hallo Leute, habe FE-Team das Design in mehrere Teilblöcke unterteilt. BE-Team wollen härten sie eins nach dem anderen und dann wollen die Integration auf höchstem Niveau. Während für jedes Teilblock, wie man. Lib Timing Bibliothek wie die von SRAM, die von Speicher-Compiler erzeugt wird? Jede Dokumentation verweisen kann? Vielen Dank im Voraus.

 

[nav_vlsi]

u können versuchen, diese [url = http://vlsi-expert.blogspot.com/2011/02/etm-extracted-timing-models-basics.html] ETM (Auszug Timing-Modelle) Grundlagen | VLSI Konzepte [/url]