Wie die Gestaltung eines Frequenzverdopplers

B

bigpop

Guest
Hallo Ich möchte niemanden doppelt meine Eingangstaktfrequenz. Außer Gebrauch PLL, gibt es eine andere Schaltung kann diese Funktion realisieren? Meine Eingangstaktfrequenz ist 250MHz, Ausgangstakt duty cycle shold 40% ~ 60%, sollte Signallaufzeit werden
 
gibt es eine einfache Lösung .... geben die Uhr, um einen Puffer und dann und die ursprüngliche Taktsignal und das gepufferte Signal ... wegen der Verzögerung der UND-Gatter-Ausgang wird ein Signal mit der doppelten Frequenz und das Tastverhältnis kann auf der Grundlage der Ausbreitungsverzögerung des Puffers eingestellt werden ....
 
verwenden Sie ein xor und uns ist es in Rückkopplung in einem Delay Locked Loop zu Tastverhältnis von 50% zu halten
 
Dank amarnath und Srinivasan. Ich werde versuchen, auf diese Weise benutzen
 

Welcome to EDABoard.com

Sponsor

Back
Top