wie das Tor zählen info von der Synthese Ergebnis zu erhalten

[johnli100]

Ich habe gerade die erste Synthese eines CPU-Subsystem, und ich bekam einen Bereich zu berichten. aus dem Bericht, wie können Sie die grundlegenden Gate-count Informationen? kann jemand ein Detail explaint. Danke sehr!

 

[vsrpkumar]

Wenn ur Xilinx ISE, siehe Karte report.U kann gate count sehen. Generell Tor zählen ist in Bezug auf die NAND-Gatter repoerted. Die FF besteht aus 4 NAND-Gatter Wechselrichter ein halb NAND-Gatter übrigen alle repräsentieren in Bezug auf die NAND-Gatter All dies in Bezug auf ASIC-Gattern

 

[kermit]

Wenn Sie Synthese mit einem standcell Bibliothek Sie den Bericht über die Region finden, dann sind Sie im Bereich der NANDX1 (Drive Strength ist 1, NAND-Gatter) zu finden, ist das letzte, was Sie tun müssen, verwenden Sie den vollständigen Chipfläche tauchte NANDX1 Bereich , können Sie die von Ihnen gatecount Design.

 

[silencer3]

nach der Synthese, get u Zellfläche. teilen Sie die Zellfläche durch den Bereich der NANDX1 (unverwässert NAND-Gatter in ur-Bibliothek), dann u get GATE COUNT für Ihre Konstruktion.

 

[spauls]

Überprüfen Sie die Zellfläche von 2x1 NAND-Gatter gibt es viele Drehbücher avilable in solvnet.