Wie Bipolar Größen in BiCMOS-Design wählen?

W

wee_liang

Guest
Hallo, ich bin neu in BiCMOS Designs (BJT im Besonderen). In CMOS, wählen wir WL entsprechend der gm erhalten wir wollen etc. Wie sieht es mit BJT? Die wichtigsten Parameter zu variieren ist Emitterfläche, aber das wirkt sich nur auf Ist-Variable in der Gleichung Ic. Was sind die Überlegungen ist die Wahl eine gute Größe im Design? Was sind die Nebenwirkungen, wenn Ic ist zu hoch für einen kleinen BJT? Jede Faustregeln?
 
Übliche Praxis für bipolare Design - Sie haben mehrere feste Gerät Layouts und SPICE-Modell für jedes Layout. Das liegt daran, das Layout zu ändern einige Parameter der Spice-Modell geändert werden kann. Und dies kann nicht nur Veränderung ist aber Rb, Rc oder andere auch. Also, wenn Sie größere Transistorgröße besser, mehrere mit festem Layout, parallel geschalteten Geräten verwenden. Es ist auch gute Praxis, wenn Sie halten Verhältnis zur aktuellen Spiegel benötigen. Wenn Sie Hochstrom-Geräten (mehr als einige hundert mA) benötigen, sollten Sie verwenden so genannte Ballastwiderstände verbunden Emitter oder Base. Der Gewinn (B oder h21e) des Bipolartransistors ist die Abhängigkeit von Ic. Es ist sowohl mit niedrigen und hohen Ic Ic abgesenkt und hat eine maximale für einige mittlere Ic. Das Gerät Stromdichte (oder Device-Größe) sollte der Ic beim Gewinn der max Wert entsprechen. Good luck, Fom
 
nur um das, was bereits gesagt wurde hinzugefügt. Normalerweise hat die Ft des Transistors ein Maximum für Ic kurz vor h21 zu sinken beginnt (bei den höheren Strom end). Also, wählen Sie das Gerät Gebiet, werfen Sie einen Transistor, der die benötigten Ic mit guten h21 und bringt gute Ft (wenn Sie es brauchen) durchführen können.
 
in der Regel in BiCMOS-Prozessen hat der Prozess in hohem Grade für cmos optimiert und die VA ist die "Schrott"-Geräte. Wenn Sie npn & lateralen pnp haben, ist dies der Fall ist. trotzdem, diese Prozesse fast immer einen empfohlenen npn Layout, ist es nicht wie die bipolare denen Sie zeichnen können die Strahler jede gewünschte Größe. Auch in BiCMOS, sind die bipolaren so groß (im Vergleich zu CMOS), dass sie nur für spezielle Dinge verwendet - Eingangspaar eines Low-Offset-Verstärker, Bandlücke, Temperatursensor. diese Anwendungen verwenden alle die VA in das "Signal"-Region - 1 bis 100uA, von denen einzelne TRANS ist gut zu bedienen sind. Bandlücke von Kurs wird 1:8, etc. in keinem Fall habe ich eine Macht VA in einem BiCMOS-Prozess zu sehen .. Was ist Ihre Anwendung? Sie sollten prüfen, ob ein VA das richtige Gerät für Sie, wenn Sie fragen, es sind große Ströme führen. es ist wahrscheinlich eine bessere (kleinere) Weg mit mos.
 
Ich werde mir erlauben, stimme überhaupt nicht zu, dass die BiCMOS-Prozesse scrappy BJTs haben. Ich arbeite derzeit mit 0.35u SiGe BiCMOS und muss Ihnen sagen, dass wir sowohl in vertikaler als NPN-und PNP haben mit rund 40GHz Ft für die npn. Auch BJTs verwenden wir fast überall auf Augenhöhe mit den CMOS. Oft erweisen sie sich als sehr nützlich.
 
Ich glaube mit sutapanaki Derzeit bin ich mit 0,35 um SIGE zustimmen. The Foundry bietet hohe Leistung npn deren ft ist bis 40GHz. Aber ich habe Kopfschmerzen Problem, für eine bestimmte npn. Wenn ich nur eine aktuelle Budget von rund 100uA für jeden Emitterfolger und Differential-Paar. Ich würde ein kleines Gerät und Bias es auf der höchsten ft. wählen Aber das Problem stellt sich hier, hat das kleine Gerät eine große Diskrepanz-und Offset-Parameter. Wie kann ich dieses Problem lösen?
 
Ich denke, u kann eine typische Größe der foundry.just Verwendung als Unitrode company.they Einsatz auch Zeiten der beiden Bipolar-Transistoren zu einer Zwei-Transistor-Bandlücke zu bauen.
 
[Quote = chihyang wang] ich mit sutapanaki Derzeit bin ich mit 0,35 um SIGE zustimmen. The Foundry bietet hohe Leistung npn deren ft ist bis 40GHz. Aber ich habe Kopfschmerzen Problem, für eine bestimmte npn. Wenn ich nur eine aktuelle Budget von rund 100uA für jeden Emitterfolger und Differential-Paar. Ich würde ein kleines Gerät und Bias es auf der höchsten ft. wählen Aber das Problem stellt sich hier, hat das kleine Gerät eine große Diskrepanz-und Offset-Parameter. Wie kann ich dieses Problem lösen? [/Quote] Sind Sie ein austriamicrosystem Prozess?
 
hehe - Sie können stimme überhaupt nicht zu, wenn Sie möchten. erinnern, habe ich erwähnt, ein Prozess mit lateralen pnp - das ist ein sicheres Zeichen dafür, dass Ihre VA ist Schrott. vertikalen pnp ist: das Verfahren zumindest ist gezielt auf VA, wenn nicht von einem bipolaren Prozess abgeleitet, und offensichtlich ist der Punkt eines SiGe-HBT-Prozess zu machen, so würde ich wirklich hoffe, sie haben eine gute bipolar! Ich persönlich denke, es gibt zu viele Handys in der Welt schon, so i guess i noch nicht einmal über Sie schlechte rf Jungs, wenn ich denke, BiCMOS denken, aber ich werde es im Auge zu behalten in die Zukunft ..
 
Der Aufbau eines lateralen pnp ist kein Hexenwerk, wissen Sie. Selbst reine CMOS hat sie. In der Tat die BiCMOS-Prozess benutze ich hat lateralen pnp auch, aber diese Tatsache allein nicht machen es zu einem scrappy Verarbeitung. Oh, und BTW, ich bin kein rf Kerl, aber noch mit BiCMOS. RF ist nicht die einzige Sache, die davon profitieren können.
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top