Wie bestimmt man die Parameter des parasitären pnp-Transistoren

L

leonken

Guest
Wenn ich ein Design Bandabstandsreferenz, habe ich eine parasitäre PNP-Transistor verwenden, um eine Vbe Spannung zu erzeugen.Ich wählte ein 0,35 um-CMOS-Prozess für unser Design.Doch die Gießerei nicht bieten einige Informationen über diese parasitären pnp TRANSITOR.Meine Fragen sind:
1.Wer kann mir ein Beispiel für die TRANSITOR für HSPICE Simulation.
2.Wie desing / control einige Parameter wie: Ist, n. .., um den Wert der Temperatur Vbe die Kontrolle Koeffizienten?
Danke!

 
wenn Sie das Format der models.why kannst du nicht ein Modell?

 
Sie können steuern, ist durch die Gegend, aber für bangap ist der Wert nicht so wichtig.Für die optimale Verbindung n = 1, sondern auch für reale Gerät kann etwas anders (gewöhnlich höher als 1).Es heißt nicht Idealität Koeffizienten, so können Sie nicht kontrollieren.Es wird dringend recommenden zu Foundry-Modell mit zuverlässigen Temperaturkoeffizienten zu verwenden.Sie können auch ohne Bandlücke Foundry-Modell Design, aber in diesem Fall müssen Sie ein Design-Berichtigung nach dem ersten Wafer laufen und Temperatur Tests.

 
Sie können steuern, ist durch die Gegend, aber für bangap ist der Wert nicht so wichtig.Für die optimale Verbindung n = 1, sondern auch für reale Gerät kann etwas anders (gewöhnlich höher als 1).Es heißt nicht Idealität Koeffizienten, so können Sie nicht kontrollieren.Es wird dringend recommenden zu Foundry-Modell mit zuverlässigen Temperaturkoeffizienten zu verwenden.Sie können auch ohne Bandlücke Foundry-Modell Design, aber in diesem Fall müssen Sie ein Design-Berichtigung nach dem ersten Wafer laufen und Temperatur Tests.

 
Wenn Sie einen Kontakt mit der Gießerei zu machen, und unterzeichnen einige sth, ihnen sagen, Sie werden "Tape Out", um sie, wird sie Ihnen das Modell, und Design-Regeln geben

 

Welcome to EDABoard.com

Sponsor

Back
Top