Mein Englisch ist nicht perfekt, aber ich kenne mich doch ein bischen
aber wenn du konkreteHello,
Xpost, no Fup2 (Google 8(....
this is an English speaking newsgroup, try to use the German newsgroup
de.sci.electronics for answers in Swissgerman.
Fullquote zwecks Einweisung.
MisterX@spectraweb.ch (Anton) wrote:
Ich bin Anfänger und möchte einen CPLD von Altera programmieren und
später einen FPGA. Leider kann ich nicht allzugut english.
Deshalb such ich jemand der sich gut damit auskennt und ich ihm eine
Datei zur begutachtung schicken kann.
Ich wäre sehr froh.
Ich verwende das Programm Quartus 2 und mache dies mit "Schmatic" und
nicht mit VHDL da ich noch zuwenig Erfahrung habe.
Mein Englisch ist nicht perfekt, aber ich kenne mich doch ein bischen
damit aus SCNR.
Schematics sind für sehr kleine Schaltungen evtl intuitiver, für einen
FPGA empfehle ich trotzdem die Einarbeitung in VHDL, da sich viele
Probleme in VHDL eleganter und leichter lösen lassen.
Sende mir bitte keine Schematics (zumindest nicht, bevor du mir nicht
den Lohn für die Arbeit überwiesen hast
Fragen hast, kann ich oder die anderen hier vielleicht helfen.
BTW in de.* sind vollständige Namen gerne gesehen.
bye Thomas
Hi Thomas
Danke dass du dich gemeldet hast.
Wie gesagt möchte ich zuerste einen CPLD von Typ EPM3021ALC44-10
programmieren.
Wenn dies geht möchte ich dann einen FPGA ACEX mit VHDL probieren.
Doch zuerste zum ersten Problem.
Ich habe ganz einfach ein AND mit 2 Inputs und einem Output
verbunden.
Was ich kann ohne roten Fehlermeldungen:
_Kompilieren
_Start Analysis & Synthesis
_Start Timing Analysis
_Run Simlation
Doch bei "Build" kommt die Fehlermeldung "Software build was not
successful.
Im Fenster "Processing" steht:
"Can't run command-line command during software build because
command-line command is not specified"
und Design Debug: Software build was unsuccessful. 1 error, 0
warnings.
Jetzt habe ich mit rechtem Mausklick auf die Fehlermeldung geklickt
und "Help" aufgeruften.
Jetzt fängt das Problem an. Es steht was von "Running a Command-Line
Command During a Software Build "
Dann habe ich den "Software Build Settings wizard." benutzt doch ohne
erfolg.
Wo liegt das Problem?
MfG
Peter
usenet_10@stanka-web.de (Thomas Stanka) wrote in message news:<ef424d2c.0401260521.5a92e72c@posting.google.com>...
Hello,
Xpost, no Fup2 (Google 8(....
this is an English speaking newsgroup, try to use the German newsgroup
de.sci.electronics for answers in Swissgerman.
Fullquote zwecks Einweisung.
MisterX@spectraweb.ch (Anton) wrote:
Ich bin Anfänger und möchte einen CPLD von Altera programmieren und
später einen FPGA. Leider kann ich nicht allzugut english.
Deshalb such ich jemand der sich gut damit auskennt und ich ihm eine
Datei zur begutachtung schicken kann.
Ich wäre sehr froh.
Ich verwende das Programm Quartus 2 und mache dies mit "Schmatic" und
nicht mit VHDL da ich noch zuwenig Erfahrung habe.
Mein Englisch ist nicht perfekt, aber ich kenne mich doch ein bischen
damit aus SCNR.
Schematics sind für sehr kleine Schaltungen evtl intuitiver, für einen
FPGA empfehle ich trotzdem die Einarbeitung in VHDL, da sich viele
Probleme in VHDL eleganter und leichter lösen lassen.
Sende mir bitte keine Schematics (zumindest nicht, bevor du mir nicht
den Lohn für die Arbeit überwiesen hast
Fragen hast, kann ich oder die anderen hier vielleicht helfen.
BTW in de.* sind vollständige Namen gerne gesehen.
bye Thomas