wer kann mir sagen, die Unterschiede zwischen zwei Gießerei für die gleiche 0.5um CMOS-Prozess!

[macaren]

zum Beispiel, habe ich eine IP, die auf der TSMC-CMOS-Prozess entwickelt 0.5um beruht, und jetzt möchte ich neue Chip, der bei Charted würde abgeklebt werden Design, also wandere ich den Prozess Kluft zwischen ihnen, wer kann mir sagen? nur ein winziger Unterschied?

 

[Milad-D]

Wie Sie sagten etwas und ich sah einen kleinen Unterschied in der passiven Komponente. (Pirting von TSMC 65nm zu st)

 

[macaren]

Vielen Dank, Milad, wenn ich nicht ändern die CMOS TSMC 0,5 um basierten Design, Layout einfach verificaiton (DRC). und dann Tapa diese disign bei Charted kann jeder bewerten die Chip-Performance?

 

[dgnani]

Es werden Unterschiede in der Demokratischen Republik Kongo Regeln meist gering. Viel wichtiger wäre Unterschiede in den benötigten Tapeout Schichten, logische Operationen und Strom Karten werden: zB in TSMC das Vorhandensein bestimmter Schichten vollständig unterdrückt die automatische Generierung von verbundenen Schichten TSMC erfordert in der Regel Tapeout der beiden n-und p-Implantate während IBM leitet n Implantate. .. Sehr einfach zu einem nutzlosen Stück Silizium zurück zu bekommen. Auch der Wechsel PDK oder Design-Haus für die gleiche Gießerei ist ausreichend, um völlig durcheinander bringen Ihre Tapeout.