Welches RAM fuer diesen Zweck?

[Michael Eggert]

Moin!

Ich hätte da ein kleines Problemchen, und zwar würde ich gern 512k x
32bit zwischenspeichern. Beim Lesen hätte ich gern 50MHz Takt,
schreiben muss ich nicht ganz so schnell. Nun denn...

Standard SRAM von Reichelt - min 55ns - zu langsam.

Cache-Ram, 61256k - mit Glück noch auf alten Boards zu finden -
schnell genug, aber da bräucht ich ja 48 Stück.

Nun hab ich hier gesehen...
http://www.myplace.nu/avr/dram/index.htm
....daß DRAM ja doch gar nicht so schlimm anzusprechen ist. Und Zeit
fürn refresh hätte ich hin und wieder mal.

Am einfachsten, hoffe ich ja, wärs vielleicht, standard PC-RAM zu
nehmen, also schon die kompletten Riegel. Lassen die sich ähnlich
einfach ansprechen?

Achja, die Auswahl. Also PS/2 hatte immer sowas um die 60..70ns, also
wieder zu langsam. Was ist denn SDRAM? Scheint 64Bit zu haben, das
stört mich nicht weiter. Aber "PC133" sagt mir absolut nix. Sind das
echte 133MHz Schreib-/Lesetakt, also 7,5ns Zugriffszeit? Oder alles
bloß PMPO?

Gruß,
Michael.

 

[Stefan Heinzmann]

Michael Eggert schrieb:

Moin!

MoinMoin

Ich hätte da ein kleines Problemchen, und zwar würde ich gern 512k x
32bit zwischenspeichern. Beim Lesen hätte ich gern 50MHz Takt,
schreiben muss ich nicht ganz so schnell. Nun denn...

Standard SRAM von Reichelt - min 55ns - zu langsam.

Cache-Ram, 61256k - mit Glück noch auf alten Boards zu finden -
schnell genug, aber da bräucht ich ja 48 Stück.

Nun hab ich hier gesehen...
http://www.myplace.nu/avr/dram/index.htm
...daß DRAM ja doch gar nicht so schlimm anzusprechen ist. Und Zeit
fürn refresh hätte ich hin und wieder mal.

Am einfachsten, hoffe ich ja, wärs vielleicht, standard PC-RAM zu
nehmen, also schon die kompletten Riegel. Lassen die sich ähnlich
einfach ansprechen?

Achja, die Auswahl. Also PS/2 hatte immer sowas um die 60..70ns, also
wieder zu langsam. Was ist denn SDRAM? Scheint 64Bit zu haben, das
stört mich nicht weiter. Aber "PC133" sagt mir absolut nix. Sind das
echte 133MHz Schreib-/Lesetakt, also 7,5ns Zugriffszeit? Oder alles
bloß PMPO?

Einfach ist relativ. Ich würde sagen DRAM (oder die Varianten SDRAM, DDR
Ram etc.) ist nicht einfach anzusprechen. Es gibt eine Menge Parameter,
die es einzuhalten gilt. Lies mal ein Datenblatt eines DRAM-Chips und Du
weißt was ich meine.

Schaltungen mit 50MHz sind nicht ganz ohne, ich hoffe Du weißt auf was
Du Dich da einläßt, egal ob SRAM oder DRAM!

Es gibt durchaus SRAM mit genug Tempo. Muß ja nicht unbedingt von
Reichelt sein. Das was früher mal als Cache-RAM verkauft wurde existiert
in höherer Kapazität immer noch. Es handelt sich um schnelles
asynchrones SRAM. Du brauchst 16MBit bei 32-bit Datenbusbreite. So etwas
gibt's z.B. als zwei Chips von ISSI (IS61LV51216). Oder als ein Chip von
Cypress (CY7C1062AV33). Kompatible Chips von anderen Herstellern gibt's
bestimmt.

Synchroner Speicher existiert ebenfalls. Die Wahl hängt davon ab, wie Du
ihn ansprechen willst. Wenn Du mehr vom Problem erzählst, dann könnte
man vielleicht detailliertere Empfehlungen geben...

--
Cheers
Stefan

 

[Michael Eggert]

On Wed, 28 Jan 2004 21:53:45 +0000 (UTC), Uwe Bonnes
<bon@elektron.ikp.physik.tu-darmstadt.de> wrote:

Hi!

Einfacher geht es

Ich liebe Sätze, die so anfangen

mit schnellem asynchronen RAM. Die gibt es mit 4 Mbit,
also z.B. 256kiWord * 16 bit und 10 ns z.B bei Schukat unter B4325.

Schon nicht schlecht, also der SM614008HSA12J schaut ganz brauchbar
aus. Allerdings habe ich das dumpfe Gefühl, es ist ganz gut so, daß
ich keine Preise angezeigt bekomme

Gruß,
Michael.

 

[Michael Eggert]

On Wed, 28 Jan 2004 23:04:12 +0100, Stefan Heinzmann
<stefan_heinzmann@yahoo.com> wrote:

Hi!

Einfach ist relativ. Ich würde sagen DRAM (oder die Varianten SDRAM, DDR
Ram etc.) ist nicht einfach anzusprechen. Es gibt eine Menge Parameter,
die es einzuhalten gilt. Lies mal ein Datenblatt eines DRAM-Chips und Du
weißt was ich meine.

Ja wenn ich denn wüsste, was auf solchen Riegeln draufsteckt...

Schaltungen mit 50MHz sind nicht ganz ohne, ich hoffe Du weißt auf was
Du Dich da einläßt, egal ob SRAM oder DRAM!

Och jooo.. Schlimmer als ECLinPS kanns kaum sein

Es gibt durchaus SRAM mit genug Tempo. Muß ja nicht unbedingt von
Reichelt sein. Das was früher mal als Cache-RAM verkauft wurde existiert
in höherer Kapazität immer noch. Es handelt sich um schnelles
asynchrones SRAM. Du brauchst 16MBit bei 32-bit Datenbusbreite. So etwas
gibt's z.B. als zwei Chips von ISSI (IS61LV51216). Oder als ein Chip von
Cypress (CY7C1062AV33). Kompatible Chips von anderen Herstellern gibt's
bestimmt.

Fein... Hab hier allerdings auch ein wenig die Befürchtung, daß das in
ner anderen Preisklasse liegt, als Computer-Massenware. Und ich meine
absolut, im Vergleich zum kleinsten schnellen SDRAM. "Pro Bit" ja
sowieso.

Synchroner Speicher existiert ebenfalls.

Also statisch/dynamisch kann ich noch unterscheiden. Aber was war noch
gleich syncron/asynchron in Bezug auf RAM? Geht doch irgendwie bei
allen per Takt, oder?

Die Wahl hängt davon ab, wie Du
ihn ansprechen willst. Wenn Du mehr vom Problem erzählst, dann könnte
man vielleicht detailliertere Empfehlungen geben...

Hach, wenn ich so weit schon wäre. Schnelle Kameras, Bilddaten-
verarbeitung. Bloß ein System drumherum gibts ja auch noch nicht.

Gruß,
Michael.

 

[Michael Eggert]

On Wed, 28 Jan 2004 22:16:09 +0000 (UTC), Uwe Bonnes
<bon@elektron.ikp.physik.tu-darmstadt.de> wrote:

Hi!

3E45
Im Tray werden sie gunestiger...

Huppala! Ich hatte vorm Antworten mal bei Segor geschaut, und da lag
vergleichbares (oder vielleicht doch nicht vergleichbares) bei 20,-.
Da bin ich ja mal angenehm überrascht.

Gruß,
Michael.

 

[Stefan Heinzmann]

Michael Eggert schrieb:

On Wed, 28 Jan 2004 23:04:12 +0100, Stefan Heinzmann
stefan_heinzmann@yahoo.com> wrote:

Hi!


Einfach ist relativ. Ich würde sagen DRAM (oder die Varianten SDRAM, DDR
Ram etc.) ist nicht einfach anzusprechen. Es gibt eine Menge Parameter,
die es einzuhalten gilt. Lies mal ein Datenblatt eines DRAM-Chips und Du
weißt was ich meine.


Ja wenn ich denn wüsste, was auf solchen Riegeln draufsteckt...

Beispiel:
http://www.infineon.com/cmc_upload/documents/018/329/hb39s128CT.pdf

Schaltungen mit 50MHz sind nicht ganz ohne, ich hoffe Du weißt auf was
Du Dich da einläßt, egal ob SRAM oder DRAM!


Och jooo.. Schlimmer als ECLinPS kanns kaum sein

Kaum. Dann weißt Du vermutlich mit einem 1GHz-Oszi umzugehen...

Es gibt durchaus SRAM mit genug Tempo. Muß ja nicht unbedingt von
Reichelt sein. Das was früher mal als Cache-RAM verkauft wurde existiert
in höherer Kapazität immer noch. Es handelt sich um schnelles
asynchrones SRAM. Du brauchst 16MBit bei 32-bit Datenbusbreite. So etwas
gibt's z.B. als zwei Chips von ISSI (IS61LV51216). Oder als ein Chip von
Cypress (CY7C1062AV33). Kompatible Chips von anderen Herstellern gibt's
bestimmt.


Fein... Hab hier allerdings auch ein wenig die Befürchtung, daß das in
ner anderen Preisklasse liegt, als Computer-Massenware. Und ich meine
absolut, im Vergleich zum kleinsten schnellen SDRAM. "Pro Bit" ja
sowieso.

Zehn Euros pro Chip können schon vorkommen. 16MBit SRAM ist allerdings
eine gern genommene Größe für Handies u.Ä., was den Preis etwas drücken
könnte. Du solltest allerdings bedenken, daß DRAMs inzwischen weit
höhere Kapazitäten haben. Wenn Du nur einen Chip ansteuern mußt, dann
kann die Ansteuerlogik höhere Kosten als der Speicherchip selber
verursachen. Ich wurde daher vermuten daß die Wahl letztlich davon
abhängt, welche Fähigkeiten Deine restliche Schaltung hat.
Geschwindigkeitsmäßig sind beide tauglich.

Synchroner Speicher existiert ebenfalls.


Also statisch/dynamisch kann ich noch unterscheiden. Aber was war noch
gleich syncron/asynchron in Bezug auf RAM? Geht doch irgendwie bei
allen per Takt, oder?

Nein. Asynchron hat keinen Takt. Adressen und Steuersignale anlegen und
die Daten kommen raus.

Die Wahl hängt davon ab, wie Du
ihn ansprechen willst. Wenn Du mehr vom Problem erzählst, dann könnte
man vielleicht detailliertere Empfehlungen geben...


Hach, wenn ich so weit schon wäre. Schnelle Kameras, Bilddaten-
verarbeitung. Bloß ein System drumherum gibts ja auch noch nicht.

Dann ist es für eine Festlegung vielleicht noch etwas früh...

--
Cheers
Stefan

 

[Uwe Bonnes]

Michael Eggert <m.eggert.nul@web.de> wrote:
: Moin!

: Ich hätte da ein kleines Problemchen, und zwar würde ich gern 512k x
: 32bit zwischenspeichern. Beim Lesen hätte ich gern 50MHz Takt,
: schreiben muss ich nicht ganz so schnell. Nun denn...

: Standard SRAM von Reichelt - min 55ns - zu langsam.

: Cache-Ram, 61256k - mit Glück noch auf alten Boards zu finden -
: schnell genug, aber da bräucht ich ja 48 Stück.

: Nun hab ich hier gesehen...
: http://www.myplace.nu/avr/dram/index.htm
: ...daß DRAM ja doch gar nicht so schlimm anzusprechen ist. Und Zeit
: fürn refresh hätte ich hin und wieder mal.

: Am einfachsten, hoffe ich ja, wärs vielleicht, standard PC-RAM zu
: nehmen, also schon die kompletten Riegel. Lassen die sich ähnlich
: einfach ansprechen?

: Achja, die Auswahl. Also PS/2 hatte immer sowas um die 60..70ns, also
: wieder zu langsam. Was ist denn SDRAM? Scheint 64Bit zu haben, das
: stört mich nicht weiter. Aber "PC133" sagt mir absolut nix. Sind das
: echte 133MHz Schreib-/Lesetakt, also 7,5ns Zugriffszeit? Oder alles
: bloß PMPO?

Einfacher geht es mit schnellem asynchronen RAM. Die gibt es mit 4 Mbit,
also z.B. 256kiWord * 16 bit und 10 ns z.B bei Schukat unter B4325.

Bye
--
Uwe Bonnes bon@elektron.ikp.physik.tu-darmstadt.de

Institut fuer Kernphysik Schlossgartenstrasse 9 64289 Darmstadt
--------- Tel. 06151 162516 -------- Fax. 06151 164321 ----------

 

[Michael Eggert]

On Wed, 28 Jan 2004 23:41:03 +0100, Stefan Heinzmann
<stefan_heinzmann@yahoo.com> wrote:

Hi!

[SDRAM]

Ja wenn ich denn wüsste, was auf solchen Riegeln draufsteckt...

Beispiel:
http://www.infineon.com/cmc_upload/documents/018/329/hb39s128CT.pdf

Danke! Aber da Uwe schon bezahlbare SRAMs vorgeschlagen hat, werde ich
wohl den bequemeren Weg gehen..

Schaltungen mit 50MHz sind nicht ganz ohne, ich hoffe Du weißt auf was
Du Dich da einläßt, egal ob SRAM oder DRAM!

Och jooo.. Schlimmer als ECLinPS kanns kaum sein

Kaum. Dann weißt Du vermutlich mit einem 1GHz-Oszi umzugehen...

Naja, ich sag mal: Genug, um einer solchen Messung nicht so einfach zu
trauen

Mit den ECLinPS hatte ich damals nen kHz..GHz-Vorteiler gebaut, da
hatte man glücklicherweise schon am Ergebnis direkt sehen können, obs
funktioniert. Mit "schlimmer als" meinte ich die schönen symmetrischen
Leitungen mit jeweils DC- und HF-Abschluss beim ECLinPS, das war doch
ein ganz schöner Aufwand.

Hier hoffe ich dann schon, daß ich mit kurzen Leitungen und
ordentlicher Masse was funktionierendes hinbekomme.

Du solltest allerdings bedenken, daß DRAMs inzwischen weit
höhere Kapazitäten haben.

Naja, das war ja eigentlich schon immer so.

Wenn Du nur einen Chip ansteuern mußt, dann
kann die Ansteuerlogik höhere Kosten als der Speicherchip selber
verursachen. Ich wurde daher vermuten daß die Wahl letztlich davon
abhängt, welche Fähigkeiten Deine restliche Schaltung hat.
Geschwindigkeitsmäßig sind beide tauglich.

Sicher, ich könnte die 32bit auch in 8er oder 16er Worte zerlegen und
dafür dann umso schneller schreiben, in nur ein RAM. Aber ob das Spaß
macht?

Nein. Asynchron hat keinen Takt. Adressen und Steuersignale anlegen und
die Daten kommen raus.

Dann fehlt im wesentlichen nur das Register im Ausgang?

Gruß,
Michael.

 

[Uwe Bonnes]

Michael Eggert <m.eggert.nul@web.de> wrote:
: On Wed, 28 Jan 2004 21:53:45 +0000 (UTC), Uwe Bonnes
: <bon@elektron.ikp.physik.tu-darmstadt.de> wrote:

: Hi!

: >Einfacher geht es

: Ich liebe Sätze, die so anfangen

: >mit schnellem asynchronen RAM. Die gibt es mit 4 Mbit,
: >also z.B. 256kiWord * 16 bit und 10 ns z.B bei Schukat unter B4325.

: Schon nicht schlecht, also der SM614008HSA12J schaut ganz brauchbar
: aus. Allerdings habe ich das dumpfe Gefühl, es ist ganz gut so, daß
: ich keine Preise angezeigt bekomme

3E45
--
Uwe Bonnes bon@elektron.ikp.physik.tu-darmstadt.de

Institut fuer Kernphysik Schlossgartenstrasse 9 64289 Darmstadt
--------- Tel. 06151 162516 -------- Fax. 06151 164321 ----------

 

[Uwe Bonnes]

Michael Eggert <m.eggert.nul@web.de> wrote:
: On Wed, 28 Jan 2004 21:53:45 +0000 (UTC), Uwe Bonnes
: <bon@elektron.ikp.physik.tu-darmstadt.de> wrote:

: Hi!

: >Einfacher geht es

: Ich liebe Sätze, die so anfangen

: >mit schnellem asynchronen RAM. Die gibt es mit 4 Mbit,
: >also z.B. 256kiWord * 16 bit und 10 ns z.B bei Schukat unter B4325.

: Schon nicht schlecht, also der SM614008HSA12J schaut ganz brauchbar
: aus. Allerdings habe ich das dumpfe Gefühl, es ist ganz gut so, daß
: ich keine Preise angezeigt bekomme

3E45
Im Tray werden sie gunestiger...
--
Uwe Bonnes bon@elektron.ikp.physik.tu-darmstadt.de

Institut fuer Kernphysik Schlossgartenstrasse 9 64289 Darmstadt
--------- Tel. 06151 162516 -------- Fax. 06151 164321 ----------

 

[Michael J. Schülke]

Uwe Bonnes wrote:

3E45

Im ersten Augenblick habe ich das als 3 * 10^45 gelesen...

Gruß,
Michael

 

[Michael Eggert]

On Wed, 28 Jan 2004 21:53:45 +0000 (UTC), Uwe Bonnes
<bon@elektron.ikp.physik.tu-darmstadt.de> wrote:

Hi!

Einfacher geht es mit schnellem asynchronen RAM. Die gibt es mit 4 Mbit,
also z.B. 256kiWord * 16 bit und 10 ns z.B bei Schukat unter B4325.

So, hab mich noch ein wenig eingehender damit beschäftigt. Mein
Hauptproblem zur Zeit: Die 512k x 8 finde ich nur im SOJ. Und da bei
SOJ die Pins unters Gehäuse gebogen sind, hab ich trotz 10mm breitem
Gehäuse nur 7mm Platz zwischen den Padreihen - zuwenig, um die
gewünschte Anzahl an Leiterbahnen dazwischen durchzubekommen.

Beim TSOP sind die Pins zwar kleiner und enger aneinander, zwischen
den Reihen ist aber dennoch genug Platz, da sie - bei ebenfalls 10mm
breitem Gehäuse - nach außen gebogen sind. Bloß das find ich nicht mit
512k x 8.

Fassungen für SOJ hab ich nur mit innenliegenden SMD-Pads gefunden. Da
hab ich dann gar kein Platz mehr. Und die SOJ-Pins einfach nach außen
zu biegen, fänd ich sehr - hmm - unelegant.

Hat jemand noch ne Idee? Wie gesagt, es geht um 512k x 8, 10-15ns,
statisch.

Dank und Gruß,
Michael.

 

[Michael Eggert]

On Mon, 9 Feb 2004 21:24:16 +0000 (UTC), Uwe Bonnes
<bon@elektron.ikp.physik.tu-darmstadt.de> wrote:

Hi!

: So, hab mich noch ein wenig eingehender damit beschäftigt. Mein
: Hauptproblem zur Zeit: Die 512k x 8 finde ich nur im SOJ. Und da bei
: SOJ die Pins unters Gehäuse gebogen sind, hab ich trotz 10mm breitem
: Gehäuse nur 7mm Platz zwischen den Padreihen - zuwenig, um die
: gewünschte Anzahl an Leiterbahnen dazwischen durchzubekommen.

Wieviele Leitungen soll den durch.

Ich verwende mehrere RAMs parallel und muss die Adressleitungen vom
einen zum anderen schaffen. Dabei ists mir egal, welche Adressleitung
bei welchem RAM wie heißt, nur ran müssen sie alle.

Anordnung hab ich zzt wie folgt:

o = Adressleitung
.. = Datenleitung, Versorgung, CS usw...

============================== ======================
///// ========== \\\\\ ///// ============
///// ///// \\\\\ \\\\\ ///// /////
ooooo......ooooo ooooo......ooooo ooooo......ooooo
\\\\\ \\\\\ ///// /////
\\\\\* ========== */////
==============================
============================== ======================
///// ========== *\\\\\ /////* ============
///// ///// \\\\\ \\\\\ ///// /////
ooooo......ooooo ooooo......ooooo ooooo......ooooo
\\\\\ \\\\\ ///// /////
\\\\\ ========== /////
==============================

10 Adressleitungen parallel drunter durch sind kein Problem. Knapp
wirds an den Stellen, wo sich die von oben und die von unten begegnen
(die mit * markierten Stellen). Natürlich kommen die nicht so stumpf
aufeinander zu wie hier gezeichnet - aber im Weg sind sie sich
trotzdem. Zu sehr im Weg.

Und was fuer Designregeln verwendest Du?

1. route alles von Hand
2. route alles von Hand
3. route alles von Hand

4. Ich hab nur 2 Layer, aber...
5. DATA-Leitungen gehen per Draht auf andere Platine (Sandwich), sind
also nicht im Weg und
6. VCC kann auch per Draht kommen

7. alle Adressleitungen auf einer Layer
8. OE und WR nach Möglichkeit auch
9. andere Layer GND, GND und nix als GND.

10. 10mil geht, 8mil schmerzt.
11. Die Leiterbahnen unterm IC mindestens 1 Pin breit Abstand zu den
Pins.

War das in etwa die Information, die Du brauchtest?

Gruß,
Michael.

 

[Uwe Bonnes]

Michael Eggert <m.eggert.nul@web.de> wrote:
: On Wed, 28 Jan 2004 21:53:45 +0000 (UTC), Uwe Bonnes
: <bon@elektron.ikp.physik.tu-darmstadt.de> wrote:

: Hi!

: >Einfacher geht es mit schnellem asynchronen RAM. Die gibt es mit 4 Mbit,
: >also z.B. 256kiWord * 16 bit und 10 ns z.B bei Schukat unter B4325.

: So, hab mich noch ein wenig eingehender damit beschäftigt. Mein
: Hauptproblem zur Zeit: Die 512k x 8 finde ich nur im SOJ. Und da bei
: SOJ die Pins unters Gehäuse gebogen sind, hab ich trotz 10mm breitem
: Gehäuse nur 7mm Platz zwischen den Padreihen - zuwenig, um die
: gewünschte Anzahl an Leiterbahnen dazwischen durchzubekommen.

: Beim TSOP sind die Pins zwar kleiner und enger aneinander, zwischen
: den Reihen ist aber dennoch genug Platz, da sie - bei ebenfalls 10mm
: breitem Gehäuse - nach außen gebogen sind. Bloß das find ich nicht mit
: 512k x 8.

Wieviele Leitungen soll den durch. Und was fuer Designregeln verwendest Du?


--
Uwe Bonnes bon@elektron.ikp.physik.tu-darmstadt.de

Institut fuer Kernphysik Schlossgartenstrasse 9 64289 Darmstadt
--------- Tel. 06151 162516 -------- Fax. 06151 164321 ----------

 

[Martin Lenz]

Michael Eggert schrieb:
[Zeichnung]

10 Adressleitungen parallel drunter durch sind kein Problem. Knapp
wirds an den Stellen, wo sich die von oben und die von unten begegnen
(die mit * markierten Stellen). Natürlich kommen die nicht so stumpf
aufeinander zu wie hier gezeichnet - aber im Weg sind sie sich
trotzdem. Zu sehr im Weg.

Und was fuer Designregeln verwendest Du?

Damit meint man die minimalen Leiterbreiten und Abstände, sind meist
gleich, also in deinem Fall die 0,3mm. Also zB 0,3/0,3. Ich verwende
meist 0,2mm/0,2mm, mache die Bahnen wo es geht 0,3mm und stelle manchmal
auf 0,19 um, wenn der Auto DRC (design rule check) sich aufgrund von
Rundungsfehlern mal nicht ganz auskennt(ich glaube er rechnet intern in
einem Zölligen Maß).

1. route alles von Hand
2. route alles von Hand
3. route alles von Hand

Ist gut, ich kenne auch keinen Autorouter, der so macht, wie ichs brauch
(viel HF).

4. Ich hab nur 2 Layer, aber...
5. DATA-Leitungen gehen per Draht auf andere Platine (Sandwich), sind
also nicht im Weg und
6. VCC kann auch per Draht kommen

Gerade in diesem Fall: Vergiß nicht, jedem IC einen 100nF Abblock C
(SMD, zB 0603, wegen kleiner induktivität, 0805 geht auch noch) zu
geben.

7. alle Adressleitungen auf einer Layer
8. OE und WR nach Möglichkeit auch
9. andere Layer GND, GND und nix als GND.

Na, selbst bei meinen Mikrowellenschaltungen mach ich meist kleine
Brücken unten - halt nicht gerade unter einer Mikrostripline, 90% GND
reicht auch.

10. 10mil geht, 8mil schmerzt.

Warum, 0,2mm sind heute für die wenigsten Leiterplattenfertiger ein
Problem, bei 0,15 fangen sie zum jammern an. Damit solltest du die ICs
alle nebeneinanderpacken können - also Pin-Reihe neben Pin-Reiche und
zwischen jedem Pin eine Leitung durchführen, damit hast du alle schon
gleichmäßig am Bus. Das von dir beschrieben Routing würde ich nur bei
TSSOP verwenden.

11. Die Leiterbahnen unterm IC mindestens 1 Pin breit Abstand zu den
Pins.

Die gleichen 0,2 oder 0,3mm Abstand wie sonst überall reichen - du
verwendest doch hoffentlich Lötstoplack, oder?


Martin

 

[Michael Eggert]

Martin Lenz <m.lenz@kreuzgruber.com> wrote in message news:<40289701.5805FB3A@kreuzgruber.com>...

Hi!

Und was fuer Designregeln verwendest Du?

Damit meint man die minimalen Leiterbreiten und Abstände, sind meist
gleich, also in deinem Fall die 0,3mm. Also zB 0,3/0,3. Ich verwende
meist 0,2mm/0,2mm

Hm, 0.2 (8mil) ginge auch noch, bloß ich hab gern ein bissl "Luft".

Das Problem ist bloß: Selbst damit passts mit an den beschriebenen
Ecken nicht unters SOJ.

1. route alles von Hand
2. route alles von Hand
3. route alles von Hand

Ist gut, ich kenne auch keinen Autorouter, der so macht, wie ichs brauch
(viel HF).

Danke für die Bestätigung

Gerade in diesem Fall: Vergiß nicht, jedem IC einen 100nF Abblock C
(SMD, zB 0603, wegen kleiner induktivität, 0805 geht auch noch) zu
geben.

Klaro. 0603 sind eingeplant.

7. alle Adressleitungen auf einer Layer
8. OE und WR nach Möglichkeit auch
9. andere Layer GND, GND und nix als GND.

Na, selbst bei meinen Mikrowellenschaltungen mach ich meist kleine
Brücken unten - halt nicht gerade unter einer Mikrostripline, 90% GND
reicht auch.

Ja, so ein, zwei hab ich auch drin. Allerdings wirklich als
Drahtbrücken, ist schließlich egal, ob ich zwei Drähte als
Durchkontakt einlöte oder gleich eine Brücke und die Massefläche
dazwischen stehen lassen kann.

10. 10mil geht, 8mil schmerzt.

Warum, 0,2mm sind heute für die wenigsten Leiterplattenfertiger ein
Problem, bei 0,15 fangen sie zum jammern an.

Äähm, ich glaube, Du gehst da von leicht falschen Voraussetzungen aus.
Isch aahbe gar khein Leiterplattenfertigher

<3tufrvo814m0tulj8u01ssv00vquhekqof@4ax.com> bzw
http://groups.google.de/groups?selm=3tufrvo814m0tulj8u01ssv00vquhekqof%404ax.com

Frag mich aber bitte nicht, warum ich nicht gleich 4mil mache

Damit solltest du die ICs
alle nebeneinanderpacken können - also Pin-Reihe neben Pin-Reiche und
zwischen jedem Pin eine Leitung durchführen

Ooomph.....

11. Die Leiterbahnen unterm IC mindestens 1 Pin breit Abstand zu den
Pins.

Die gleichen 0,2 oder 0,3mm Abstand wie sonst überall reichen - du
verwendest doch hoffentlich Lötstoplack, oder?

Sagen wir mal, ich hatte es vor. Wär mein erstes Testobjekt damit. Ob
ich allerdings für Leiterbahnen zwischen SMD-Pins die nötige
Positioniergenauigkeit und die nötige Haftung (Lötkolben, nix Reflow!)
hinbekomme, ist abzuwarten.

Gruß,
Michael.

 

[Martin Lenz]

Michael Eggert schrieb:

Hm, 0.2 (8mil) ginge auch noch, bloß ich hab gern ein bissl "Luft".

Wenn's genau drauf ankommt, dann hätte ich dort statt "Luft" lieber die

nötigen Cu-Bahnen...

Das Problem ist bloß: Selbst damit passts mit an den beschriebenen
Ecken nicht unters SOJ.

Darum habe ich ja eine andere Anordnung der ICs vorgeschlagen.

Für deine Anordnung wären wohl die "quer" TSSOPs (32/48) richtig, 2cm
Abstand zw. den Pinreihen, allerdings 0,5 Pitch, da ist dann nix mit
0,3/0,3 und Leitungen zw. Pins sind Feinstleitertechnologie

Ja, so ein, zwei hab ich auch drin. Allerdings wirklich als
Drahtbrücken, ist schließlich egal, ob ich zwei Drähte als
Durchkontakt einlöte oder gleich eine Brücke und die Massefläche
dazwischen stehen lassen kann.

Ich löte ja nicht 2 Drähte als Kontakt ein (das wäre unseren Kunden ev.
nicht professionell genug) , sondern zeichne am Bildschirm ein Via, denn
Rest macht Printex od. AT&S od... je nachdem ob schnell und 2seitig oder
Multilayer - zB 6fach mit Microvias und 0,1mm Laserbohrungen
Die Fehlersuche bei der Inbetriebnahme einer neuen Entwicklung ist auch
auf professionellen Leiterplatten oft noch spannend genug.

10. 10mil geht, 8mil schmerzt.

Warum, 0,2mm sind heute für die wenigsten Leiterplattenfertiger ein
Problem, bei 0,15 fangen sie zum jammern an.

Äähm, ich glaube, Du gehst da von leicht falschen Voraussetzungen aus.
Isch aahbe gar khein Leiterplattenfertigher

OK, das erklärt einiges. Während dem Studium habe ich auch mal sowas

gemacht: 0,3/0,3mm, die Vias 1mm - ich habe erst beim ausdrucken
gemerkt, daß die so klein sind, da war aber alles schon geroutet, es war
dann gar nicht so leicht einen Bohrer mit 0,5mm aufzutreiben DKs
auch mit Draht, ca. 500Stk: MÜHSAM!

Belichtet und geätzt habe ich das im Diplomandenlabor auf der Uni. D.h.
geeötzt hat es dort ein Laborant für mich und der war über 0,3/0,3
ziemlich unglücklich - er hätte lieber 0,5/0,5 gehabt. Nachdem das ätzen
aber sehr schön wurde, habe ich ihn nach dem Problem mit 0,3 gefragt.
"Na, da muß ich ja dabei stehen bleiben!", klar sonst hat er die Platine
in die Suppe geworfen, ist einen heben gegangen und hat sie dann in
hoffentlich brauchbarem Zustand wieder herausgefangen. Bei der
anspruchsvolleren Aufgabe "0,3mm" konnte er dazwischen halt nicht
trinken.

Damit solltest du die ICs
alle nebeneinanderpacken können - also Pin-Reihe neben Pin-Reiche und
zwischen jedem Pin eine Leitung durchführen

Ooomph.....

11. Die Leiterbahnen unterm IC mindestens 1 Pin breit Abstand zu den
Pins.

Die gleichen 0,2 oder 0,3mm Abstand wie sonst überall reichen - du
verwendest doch hoffentlich Lötstoplack, oder?

Sagen wir mal, ich hatte es vor. Wär mein erstes Testobjekt damit. Ob
ich allerdings für Leiterbahnen zwischen SMD-Pins die nötige
Positioniergenauigkeit und die nötige Haftung (Lötkolben, nix Reflow!)
hinbekomme, ist abzuwarten.

Ich weis zwar nicht, wie du den Lötstop machst (habe ich bei

selbstgemachten LPs noch nie gemacht, aber ich löte auch viel mit dem
Lötkolben: kein Problem. Etwas kniffliger ist es mit dem neun
Bleifrei-Lot, daß braucht heißeren Kolben/Ofen, da hast du nirgends mehr
viele Toleranzen: Defekte Bauteile, abgelöster LS-Lack, es muß einfach
alles nochmal genauer sein.

Martin

 

[Michael Eggert]

On Wed, 11 Feb 2004 14:18:11 +0100, Martin Lenz
<m.lenz@kreuzgruber.com> wrote:

Hi!

Hm, 0.2 (8mil) ginge auch noch, bloß ich hab gern ein bissl "Luft".

Wenn's genau drauf ankommt, dann hätte ich dort statt "Luft" lieber die
nötigen Cu-Bahnen...

Naja, oder so. Oder ne Handbreit Wasser unterm Kiel - wie auch immer.

Für deine Anordnung wären wohl die "quer" TSSOPs (32/48) richtig,

Tja, hab ich in der Größe/Geschwindigkeit auch nicht gefunden.

2cm
Abstand zw. den Pinreihen, allerdings 0,5 Pitch,

Ginge evtl noch, eines Tages brauch ich das eh (CPLD/FPGA)

und Leitungen zw. Pins sind Feinstleitertechnologie

Muss dann ja nicht mehr sein, bei dem Platz zwischen den Reihen.

Ich löte ja nicht 2 Drähte als Kontakt ein (das wäre unseren Kunden ev.
nicht professionell genug) , sondern zeichne am Bildschirm ein Via, denn
Rest macht Printex od. AT&S od... je nachdem ob schnell und 2seitig oder
Multilayer - zB 6fach mit Microvias und 0,1mm Laserbohrungen

Klar, dann ist das was anderes. Allein schon, daß dann auch
Durchkontakt unter SMD gehen, bringt so einiges.

Die Fehlersuche bei der Inbetriebnahme einer neuen Entwicklung ist auch
auf professionellen Leiterplatten oft noch spannend genug.

Nur wenn ich den Fehler gefunden hab, will ich auch ne Stunde später
die korrigierte Platine inner Hand haben

OK, das erklärt einiges. Während dem Studium habe ich auch mal sowas
gemacht: 0,3/0,3mm, die Vias 1mm - ich habe erst beim ausdrucken
gemerkt, daß die so klein sind,

Tja, auf dem Bildschirm schaut das immer noch so schön groß aus. Darum
hatte ich auch mal die besagte Testreihe gemacht.

da war aber alles schon geroutet, es war
dann gar nicht so leicht einen Bohrer mit 0,5mm aufzutreiben

Och, da hab ich nen 10er Pack Bungard Hartmetall 0,6mm. Das eine
Zehntel macht den Kohl auch nicht fett. Man muss nur verdammt
aufpassen, daß man die Platine erst wieder bewegt, wenn der Bohrer
draußen ist, sonst... naja, darum 10er Pack
Und die Dinger sind so verdammt scharf, daß sie sich nicht um die
10mil Durchmesser geätzten Löcher im Kupfer scheren - bei den
Billigbohrern wirkt das wie gekörnt. Die Bungards machen das Loch
genau da, wo man sie ansetzt - nicht immer von Vorteil.

DKs auch mit Draht, ca. 500Stk: MÜHSAM!

Urrgs, nee, stark reduzierter Spaßfaktor.

Belichtet und geätzt habe ich das im Diplomandenlabor auf der Uni. D.h.
geeötzt hat es dort ein Laborant für mich und der war über 0,3/0,3
ziemlich unglücklich - er hätte lieber 0,5/0,5 gehabt. Nachdem das ätzen
aber sehr schön wurde, habe ich ihn nach dem Problem mit 0,3 gefragt.
"Na, da muß ich ja dabei stehen bleiben!", klar sonst hat er die Platine
in die Suppe geworfen, ist einen heben gegangen und hat sie dann in
hoffentlich brauchbarem Zustand wieder herausgefangen. Bei der
anspruchsvolleren Aufgabe "0,3mm" konnte er dazwischen halt nicht
trinken.

Prost! Ich kipp das Bier immer nur in die Ätzbrühe

Nochmal zur Testreihe.. Also eigentlich sahen da auch noch 4-6mil
(0,10mm .. 0,15mm) ganz brauchbar aus, aber das waren ja auch nur
kleine Stückchen. Wenns also mal darum geht, an einer Stelle ganz
unbedingt noch eine Leiterbahn mehr zwischen den Pins durch-
zuquetschen, dafür der Rest der Platine ein bisschen großzügiger ist,
dann kann man das sicher machen. Bei feinen Strukturen über eine
größere Fläche hab ich dann schon gern das doppelte.

Ich weis zwar nicht, wie du den Lötstop machst

Schau mal im Forum von www.batronix.com
Dort haben einige Bastler gute Erfahrung damit gemacht, Bungard
Trockenmaske (Film) mit ganz normalen Laminiergeräten, teils wie
gekauft, teils etwas umgebaut (Abstand zwischen den Rollen) auf
Platinen zu laminieren. Wärmt man die Platine etwas vor, und achtet
man darauf, daß das - ziemlich klebrige - Laminat erst durch die Rolle
Kontakt mit der Platine bekommt, haftets wohl nicht schlecht und gibt
auch keine Blasen. Dann wird belichtet (UV härtet das Laminat) und
entwickelt in Natriumcarbonat (Soda). Zum Schluss evtl noch nachhärten
im Belichter und/oder Backofen -> fertig.
Im Forum bestellt auch immer wieder mal jemand ne Rolle (25m, etwa
150,-) und verteilt sie unter den anderen. Und bei ganz speziellen
Fragen bekommt man auch ne Antwort von Dietmar Bungard

(habe ich bei
selbstgemachten LPs noch nie gemacht, aber ich löte auch viel mit dem
Lötkolben: kein Problem.

Naja, bei Leiterbahnen zwischen SMD-Pins stell ichs mir schon
schwierig vor. Wenn man mal ne Brücke hat zwischen Pin und Leiterbahn,
kommt man mit der Entlötlitze ja gar nicht mehr dazwischen / so weit
runter auf die Leiterplatte. Von SOJ mal ganz zu schweigen, ist doch
ekelhaft!

Gruß,
Michael.

 

[Martin Lenz]

Michael Eggert schrieb:

Ginge evtl noch, eines Tages brauch ich das eh (CPLD/FPGA)

[...] und Leitungen zw. Pins sind Feinstleitertechnologie

Muss dann ja nicht mehr sein, bei dem Platz zwischen den Reihen.

Das mache ich dann auch nicht.

Ich löte ja nicht 2 Drähte als Kontakt ein (das wäre unseren Kunden ev.
nicht professionell genug) , sondern zeichne am Bildschirm ein Via, denn
Rest macht Printex od. AT&S od... je nachdem ob schnell und 2seitig oder
Multilayer - zB 6fach mit Microvias und 0,1mm Laserbohrungen

Klar, dann ist das was anderes. Allein schon, daß dann auch
Durchkontakt unter SMD gehen, bringt so einiges.

War nötig: 2 ľBGAs(0,8mm, 48 und 81 Pins) + Kleinkram und
Mikrostrip/Stripline in Zwischenlagen auf 15*30mm2.

Die Fehlersuche bei der Inbetriebnahme einer neuen Entwicklung ist auch
auf professionellen Leiterplatten oft noch spannend genug.

Nur wenn ich den Fehler gefunden hab, will ich auch ne Stunde später
die korrigierte Platine inner Hand haben

Dafür hat sich dann Draht bewährt und wenn es zu viel wird, dann
gibt es eine neue für den Kunden.

OK, das erklärt einiges. Während dem Studium habe ich auch mal sowas
gemacht: 0,3/0,3mm, die Vias 1mm - ich habe erst beim ausdrucken
gemerkt, daß die so klein sind,

Tja, auf dem Bildschirm schaut das immer noch so schön groß aus. Darum
hatte ich auch mal die besagte Testreihe gemacht.

da war aber alles schon geroutet, es war
dann gar nicht so leicht einen Bohrer mit 0,5mm aufzutreiben

Och, da hab ich nen 10er Pack Bungard Hartmetall 0,6mm. Das eine
Zehntel macht den Kohl auch nicht fett. Man muss nur verdammt
aufpassen, daß man die Platine erst wieder bewegt, wenn der Bohrer
draußen ist, sonst... naja, darum 10er Pack
Und die Dinger sind so verdammt scharf, daß sie sich nicht um die
10mil Durchmesser geätzten Löcher im Kupfer scheren - bei den
Billigbohrern wirkt das wie gekörnt. Die Bungards machen das Loch
genau da, wo man sie ansetzt - nicht immer von Vorteil.

Ich hab dann schon 2 HSS aufgetrieben, k.A. ob 0,5 od. 0,6, damit ist es

gegangen. HM war mir zu teuer.

Prost! Ich kipp das Bier immer nur in die Ätzbrühe

Dem Geruch nach wurde Rotwein bevorzugt, ich kenne keine Testreiehn, ob
sich der im FeCl bewähren würde. Ob zur Schaumverbesserung der Ätze Bier
zugegeben wurde weis ich nicht.

Nochmal zur Testreihe.. Also eigentlich sahen da auch noch 4-6mil
(0,10mm .. 0,15mm) ganz brauchbar aus, aber das waren ja auch nur
kleine Stückchen. Wenns also mal darum geht, an einer Stelle ganz
unbedingt noch eine Leiterbahn mehr zwischen den Pins durch-
zuquetschen, dafür der Rest der Platine ein bisschen großzügiger ist,
dann kann man das sicher machen. Bei feinen Strukturen über eine
größere Fläche hab ich dann schon gern das doppelte.

Ja, unter 0,2 gehe ich auch nur selten, meist ja auch 0,3 wo geht.

Naja, bei Leiterbahnen zwischen SMD-Pins stell ichs mir schon
schwierig vor. Wenn man mal ne Brücke hat zwischen Pin und Leiterbahn,
kommt man mit der Entlötlitze ja gar nicht mehr dazwischen / so weit
runter auf die Leiterplatte. Von SOJ mal ganz zu schweigen, ist doch
ekelhaft!

Meine Selbstgemachten waren fast immer ohne SMD, meist auch Einzelstücke

(lackstift auf dem Cu, Abreibesymbole auf dem Cu für die ICs. Die auf
der Uni gemachten waren auch ohne SMD, aber Fotoprozess.

Jetzt hab ich schon lange keine LP selbst gemacht, ich komme auch kaum
mehr zum basteln, wenn ich in der Firma die ganze Zeit Elektronik mache,
dann trffe ich mich Abends lieber mit Freunden, etc. als dann noch zu
basteln.

Martin