Was ist der Unterschied zwischen DFT und BIST?

[hdang]

Ein Freund von mir die folgende Frage gestellt: Ist BIST eine andere Form der DFT? Eine Antwort, die ich erhalten (auch, mich zu verwirren) ist: BIST und DFT sind die gleichen, aber Unterschiede in Protokoll. Kann einige Körper klären differnce (s) dieser Terminologien. Vielen Dank im Voraus,

 

[Ace-X]

Natürlich, sie sind anders! DFT bedeutet Design-for-Test - normalerweise ist es eine Form von kleinen Modul, das zusätzlich auf dem Chip platziert - eine Methodik der IC-Design, die weitere IC-Tests simlify (wie Scan-Path-Insertion etc.) BIST bedeutet Built-in Self Test ist und die laufen kann verschiedene Tests, wie Pseudo-Random-, pseudo-erschöpfenden Test, Speicher-Test usw. Sie arbeiten zusammen, so kann IC folgenden DFT Regeln gestaltet werden kann und kann BIST-Modul, das DFT Ressourcen nutzen, um Tests durchzuführen enthalten. Oder es kann ohne BIST gehen. Hoffe, es hilft! Ace-X.

 

[joe2moon]

DFT: Design-for-Test BIST: Built-in Self-Test ----------------------------------- -------------------- Ja. Sie sind anders. -------------------------------------------------- ----- Aber ich denke, BIST ist eine Art von DFT. -------------------------------------------------- ----- "Design"-for-Test enthält nicht nur Scan-Kette Einschub für ATPG, sondern enthalten auch BIST. BIST, egal Speicher BIST oder Logic BIST, ist ein Weg, "Design" für den Test. -------------------------------------------------- ------ DFT ist eine Art Konzept. Und es gibt viele Methoden, um sie umzusetzen.

 

[eda_wiz]

BIST besteht aus *) DUT *) PRPG-> Pseudo Random-Generator *) Ansprechzeit compactor *) Comparator *) Speicher für die Speicherung von den erwarteten Ergebnissen PRPG Pumpen in zufälliger Daten an den Prüfling. DUT Antwort ist verdichtet und im Vergleich mit der erwarteten Antwort für entsprechend dem jeweiligen Eingang. Die erwarteten Ergebnisse werden in ROM gespeichert werden. Wird für die *) Feldversuche *) At-Speed-Tests *) Die Senkung des ATE Kosten etc Bist ist eine Art von DFT andere Scan-Insertion, jtag bounday Scan etcc

 

[Ace-X]

[Quote = joe2moon] ... Aber ich denke, BIST ist eine Art von DFT .... [/Quote] [quote = whizkid] ... Bist ist eine Art von DFT .... [/Quote] Sorry Jungs, aber ich kann nicht darüber einigen. Nur einfaches Beispiel: Jemand kann SoC mit Memory-BIST (es bedarf keiner Scan-Path-Insertion, BILBO etc.) Design-on-Chip, aber ohne Technik, die als ein Teil der DFT-Methode betrachtet werden. Natürlich, praktisch, Sie haben Recht, da alle modernen IC mit BIST folgt der DFT Regeln, aber es ist nicht von der theoretischen Standpunkt aus Recht. Ace-X.

 

[hdang]

Danke Jungs, es ist nicht ganz klar über die Unterschiede zwischen DFT und BIST. Aber keiner Weise, bedankt sich bei allen über Ihre Zeit und Mühe. : Oops:

 

[zzy_zy]

Ich stimme mit dem Punkt von "BIST ist eine Art von DFT".

 

[pamulurureddy]

In DFT werden wir mit BIST

 

[haosg]

die DFT sollte beinhalten: internal-Scan, Speicher bist, Logik bist.

 

[wein]

DFT ist Design für Test-BIST In Self Test DFT errichtet wird, ist Test-Scan-Kette BIST in Pattern Generator wird gebaut

 

[wkong_zhu]

DFT ist so kompliziert, wie S27 DFT DRC Verletzungen in Synopsys DC fix?

 

[AlexWan]

[Quote = Ace-X] [quote = joe2moon] ... Aber ich denke, BIST ist eine Art von DFT .... [/Quote] [quote = whizkid] ... Bist ist eine Art von DFT .... [/Quote] Sorry Jungs, aber ich kann nicht darüber einigen. ... Ace-X. [/Quote] Ich denke, BIST ist eine Art von DFT. Soweit bekannt ist, gibt es drei Teile der DFT. (1). Scan-Technologie (2). BIST-Technologie (3). IDDQ Technologie In-Scan-Technologie, gibt es Full-Scan (wie von IBM LSSD), Teil-scan (wie DFF Scan) und Boundary-Scan (wie BSDL Sprache). In BIST-Technologie gibt es Logik-und Speicher-bist bist primär. Dies ist ein Weg zum Ersatz-Scan-Test zu machen.

 

[Monkey]

Ich stimme mit Alexwon. Darüber hinaus würde ich denken, alle Design-Anstrengungen für Testzwecke (sowohl für Funktions-und Fertigungs-Test) kann hinsichtlich als Design für zu testen.

 

[Ace-X]

Lustig Beiträge zu lesen, wenn rot auf grün verglichen wird. Noch einmal: DFT ist eine Methodik, hat es in den 1960er Jahren angekommen und wurde entwickelt, um die Kosten für die Erstellung von Tests für eine IC durch die Verbesserung der Steuerbarkeit und Beobachtbarkeit von den zu prüfenden Kreis zu reduzieren. Scan-Design, ATPG, JTAG etc. - all diese Dinge an externe Prüfung der IC zu vereinfachen. Was BIST - seine Hauptidee ist es, eine Schaltung, die intern testen können sich selbst und bestimmen, ob es gut oder schlecht ist das Design. Und jetzt, wenn Sie möchten Speicher-IC mit BIST, was die DFT Ansätze verwendet wurden, um sie zu gestalten bekommen? Scan-Platzhalter? Nein! JTAG? Nein! Designer bekommt Ebene Speicher, zusätzlicher Speicher BIST die sterben und das ist alles. Natürlich sind die meisten modernen IC folgenden DFT Regeln, die oft mit BIST integriert mit Scan-Ketten entwickelt, aber DFT und BIST sind theoretisch anders.

 

[atuo]

Ich denke, dass die DFT BIST, SCAN_CHAIN und so weiter enthält, so dass die BIST ist eine Art von DFT.

 

[zzy_zy]

DFT ist eine Design-Regel für die Testbarkeit ist BIST einen Weg für die Befestigung der Regel.

 

[vinnyyu]

Was sind die beliebtesten Tools für die Implementierung BIST?

 

[sxqzj]

vielleicht gibt es keine gesicherten Grenze zwischen DFT und bist!

 

[ken_ooi]

Ich stimme Bist ist eine Art von DFT. Da meine undestanding, ist jede Art von Schaltungen wir in den Chip zu Testbarkeit verbessert werden soll, eine DFT-Technik.

 

[shakalaka]

hey all, nach mir .... Es gibt keinen Unterschied zwischen DFT (Design for Test) und BIST (Built In Self Test ).... aber wir können BIST unter diese Kategorie, dh DFT (Design for Test stellen ).... Warum?? Die Antwort ist - wenn überhaupt SOC getestet werden ... während der Design Phase des SOC ...... jeder DFT-Ingenieur prüft die Prüfbarkeit des SOC .... entweder über JTAG oder BIST .... Usage Model - BIST -> wenn SOC-Speicher basierende Architektur hat .... dann muss man BIST verwenden ... warum? Antwort ist -> vor SOC startet in der Test-Modus können wir den internen Speicher-Architektur-Test .... und es gibt Funktionen .... etc. ... BIST-Architektur ist sehr, sehr komplex und erfordert mehr Anzahl der Tore / Transistoren. Es gibt getrennte Register zu diesem functioality aufrufen. und leicht zugänglich für die externen Nutzer ... Nutzung beschränkt auf die Validierung des jeweiligen SOC .. im Falle von JTAG ---> es ist einfach und basiert auf der ganzen SOC .... dies erforderlich ist .. und sehr nützlich .... wenn SOC geht weiter .... Board (PCB) ... wie kommen wir sicherstellen, dass SOC funktioniert und Board hat keine Fertigungsprobleme (stuck bei 0, 1 etc.) bei der Montage .... mit Hilfe der JTAG Scan Chain stellen wir sicher, alle sind mit der Platine verbunden ist .... und Board hat auch keine Probleme ..... SO ... Meiner Meinung BIST ist Teil der DFT ....