Was ist der Nachteil des MOSFET Kappe für Müller Entschädigung

[ricklin]

Hallo, ich habe alle einen Puffer für eine Referenzspannung in Standard-CMOS-Prozess entwickelt. Der Puffer verwendet eine 2-stufige Müller Entschädigung OPAMP folgte eine Source-Folger (die Anhänger Feed-back zu neg. Operationsverstärker), und der Ausgang ist ein Anhänger Replik. Mein Problem ist, dass bei Verwendung von MOSFET als Abfindungs-Cap, kann ich Fläche und große Metalldraht Pfade (Wenn verwenden MOM Kappen, die Metall Linie esp Macht und Masse wird gesperrt) zu speichern. Als Replik-Architektur ist der Feedback-Schleife selbst selten gestört. Also, was ist der Nachteil des MOSFET Entschädigung? Gerade das kann nicht durch Simulationen sowohl AC-und Tran gezeigt werden. Mit freundlichen Grüßen

 

[pixel]

How do you conect MOSFET als Kapazität?

 

[ricklin]

[Quote = Pixel] Wie wollen Sie conect MOSFET als Kapazität? [/Quote] PMOS Kappe, Tor an der 2. Stufe Eingang (ein NMOS Tor), Source-Drain-und N-und kurzgeschlossen der 2. Stufe Ausgang anschließen. Kommentare oder Anregungen? Dank

 

[drDOC]

Nachteile einer MOSCAP im Gegensatz zu Metall auf Metall sind: 1 Spannung nicht Linearität 2 Paracitic Substrat Kondensator Aber der Nutzen ist AREA Die Nichtlinearität ist kein großes Problem für ein Müller Kappe. Sie sollten nur sicher sein, dass der Verstärker Phase Marge, wenn der Müller Kappe vorgespannt ist, um es der kleinste Wert ist, oder dass es nie vorgespannt ist, klein zu sein. Sie können überprüfen, ob die Nichtlinearität von Gebäude modelliert ist ein RC-Tiefpass und sehen die Ecke Frequenzverschiebung durch unterschiedliche DC Betriebsspannung Punkte. Und kannst du das Substrat Kappe am Ausgang, da er dann nur Lasten der Leistung ein wenig.

 

[standup]

Hallo, drDOC: Ich kann nicht verstehen, was die "Substrat Paracitic Kondensator" ist, können Sie erklären es für mich?

 

[dick_freebird]

Der andere Nachteil eines MOSFET ist, dass seine Kapazität schwingt mit der angelegten Spannung - große Zeit, wenn Sie in einem vollständig verarmten Technologie sind, deutlich in jedem Fall. Während Sie also möglicherweise in der Lage, Ihre Phase-Marge Stabilität Ziel getroffen, wird in großem Signal AC-Signale sehen Verzerrung eingeführt. Es besteht die Möglichkeit, dass bei einem Common-Mode-Ausgangsspannung Sie vielleicht stabil, weil die Kapazität ist hoch (Enhancement Mode) und am anderen Ende Sie sind instabil, da die Kapazität auf Minimum (Depletion) schwang hat. Ansätze umfassen Back-to-Back-MOS-Kappen (so dass der eine oder andere ist immer am oder nahe max), Verwendung von Depletion-(immer erweitert) MOSFETs, oder Anbringen der Kappe, um Knoten, die immer sicher verhängen die gewünschte Polarität der Gate-Oxid.

 

[snafflekid]

Die obere Platte des Kondensators ist das Gate des PMOS?. Die Bodenplatte wird der leitende Kanal unter dem Tor durch Akkumulation geschaffen. Allerdings gibt es die Berücksichtigung der Substrat-Kapazität. Der PMOS Körper ist n-Typ sitzt in einem p-Substrat. Das Substrat wird mit Masse verbunden und das schafft eine parasitäre Sperrschichtkapazität zwischen der Bodenplatte und Boden. Wenn Sie fahren die Bodenplatte mit einer niedrigen Ausgangsimpedanz, die Pole durch die niedrige Ausgangsimpedanz und der Kreuzung Kondensator ist hoch genug, um zu ignorieren erstellt.