Warum verwenden wir Verriegelung zwischen zwei Clock-Domains?

[kunal1514]

Kann jeder Körper mir sagen, warum wir Verriegelung zwischen zwei Clock-Domains verwenden.

 

[dsairajkiran]

für die Zeit Kreditaufnahme

 

[jonashat]

Und auch wieder Zeit, das Signal und stellen Sie sicher, dass es einen gültigen Wert auf die Uhr Kanten hat. Sie wollen nicht das Risiko einer nicht definierten Wert Wert haben.

 

[subramanyam]

Ich habe nicht dieses Konzept ... können u mir bitte erklären dieses Thema besser. In welchen Fällen verwenden wir Riegel zwischen Taktdomänen? was es sicher? subbu.

 

[manish12]

welche Art von Riegel Sie verwenden.

 

[khaila]

Generell LATCH ist für GATED-CLOCK verwendet. Also, vielleicht ist es das reasone, warum mit LATCH zwischen zwei doamains!

 

[gliss]

Gated Clocks werden nicht verwendet, um Taktdomänen überqueren. Sie werden typischerweise verwendet, um herunterzufahren gesamten Clock-Domains oder Abschnitte aus einem Chip, um Strom zu sparen. Ohne Flops getaktet und keine Elemente Übergang Staaten, den Energieverbrauch stark gesenkt.

 

[shivakumar043]

Hallo, ich denke, für das Mischen Taktdomäne oder zu neigen Problem zu lösen Riegel verwendet werden, wenn Sie das Mischen von zwei Uhr domins Sie skew können, sind wegen der Neigung können Sie die Daten zu verlieren, in diesem Fall diesen Riegel zu halten und vermeidet verlieren Daten .

 

[sivakumar_tumma]

für die Zeit Kreditaufnahme ...

 

[vcnvcc]

shivakumar043 ... das klingt interessant ..... Lose von Daten aufgrund von Clock Skew ... Ich habe Echtzeit Beispiel dafür gesehen ..... Aber noch konnte es nicht verstehen warum und wie diese zu verlieren von Daten aufgrund zu Clock Skew ..... Ich werde mit Dankbarkeit zu erkennen .... wenn jemand im Zusammenhang info oder eine Material-oder E-link bieten kann ..... Dank .....

 

[xstal]

Bitte erläutern Sie, was ist an der Zeit Kreditaufnahme? Dank

 

[vcnvcc]

Für Time Kreditaufnahme ... http://www.vlsibank.com/sessionspage.asp?titl_id=4946

 

[eda_freak]

Timing leihen .... FF1 ausgelöst durch posedge clk1. FF2 ausgelöst durch posedge clk2 ... davon ausgehen, dieselbe Frequenz von clk1 & clk2 ... synchronisiert .... jetzt Daten auf clk1 gestartet wird benötigt, um in nxt Zyklus clk2 erfasst werden .... aber Pfadverzögerung b / w FF1 und FF2> einem Zyklus von clk1/clk2 ... oder sagen voilates einrichten .... Legen Sie einen Riegel b / w em von 0 freigegeben .... So FF2 erhalten eine zusätzliche 1 / 2 Zyklus clk1/clk2 coz jetzt, auch wenn FF2 Proben data @ eine Schrägstellung von (2.1) clk1/clk2 Zyklus später noch korrekte Daten zur Verfügung steht.

 

[sumit_techkgp]

Ein Latch dazwischen wird ein Blockieren-Riegel, die verwendet, um zwei Uhr Domänen in einer clock.Mainly in DFT-Konzepte verwendet combile aufgerufen wird. Sumit