Virtuoso vs Design Compiler

M

master_picengineer

Guest
Hallo, ich habe eine Frage, die vielleicht scheint Ihnen fremd. 1 - wenn ich Design zum Beispiel eine dff mit Virtuoso und Design Compiler (in 90 nm techn). Was ist die maximale Frequenz, die für jeden erreichbar sind (Welches wird Speeder werden)? 2 - Warum Front-End-Design immer noch notwendig in Design-Flow, da alle, dass wir mit Design-Compiler kann direkt sein kann und easyli erfolgt mit Virtuoso werden. In der Tat ist es der Bibliothek reicher wird, ist seine silulation Ergebnis näher an der Realität, und es encopasses analoge und digitale Standard-Zellen (PLL, VCO, DFF, ...). Vielen Dank im Voraus.
 
Virtuoso ist eine Plattform für analoge Schaltungstechnik, Schaltplanerstellung, Layout-Editor, oder Simulation Design-Compiler ist ein Tool zur RTL-Synthese. Sie sind völlig zwei verschiedene Arten von Werkzeugen, wenn verwendet beide, ist ein Mixed-Signal-Design-System Alle librarys vom Design Compiler eigentlich jeder von jedem von Schaltplan und Layout getan. Ich bezweifle, wenn Sie verstehen wirklich, was ist Design-Compiler? Hast u do RTL vor?
 
Hallo, In der Tat Ich bin vertraut in Front-End und neue in Back-End-/ Analog-Design. Ich bin ein neuer Benutzer von Virtuoso. Meine eigentliche Arbeit ist es, High-Speed-Geräte (2-6) Design GHz, diese Frequenz nicht erreicht mit Front-End-Tools wie Design Compiler sein. Zum Beispiel, in 65 nm die maximale Taktfrequenz eines DFF 1 Ghz. Ich war gezwungen zu gehen (vielleicht, um den Transistor-Ebene) und Redesign mein Gerät mit Virtuoso aber ich bin mir nicht sicher, so weit, wenn es bessere Ergebnisse liefern oder nicht.
 
master_picengineer Ich denke, für den ganzen Chip funktional, sollten Sie auf RTL arbeiten, wie Basisband-Verarbeitung ist in der Regel in RTL getan, wie Sie sie kennen. Für bestimmte Gerät, das hochfrequente erfordert als notwendig, müssen Sie für individuelles Design als typische Bibliothek sortieren nicht einen solchen High-Speed-dff, da typische dff ist Master / Slave-Typ, während High-Speed-Regel TSPC oder dynamische Logik-Typ, also Geschwindigkeit neigt dazu, viel schneller sein. Allerdings würde ich empfehlen, finden Sie ein echtes Analog-Design zu tun, als in der ersten Zeit, würden Sie viele einfache Fehler und Probleme haben und es lohnt sich nicht Sie tun es auf eigene Faust.
 
Dank Freund, hörte ich über die High-Speed-Bibliothek, aber ich habe es nicht verwenden. Könnten Sie bitte durch mehr ligth auf HS dff. Was meinst du mit TSPC und dynamische Logik bedeuten? Gibt es ein Dokument für Grundlagen Informationen? Regards, master_picengineer
 
Ich denke, einer der CMOS digitalen Schaltung Bücher werden über TSPC und Umsetzung von DFF mit TSPC sprechen. Sie können auch Suche nach Phase Frequency Detector in PLL-Design und es nutzt auch TSPC DFF auch. Wenn Sie nicht finden, sag mir
 
Hallo hung_wai_ming@hotmail.com , ich Dokumentation zu diesem Thema finden Sie versucht, leider habe ich coudn't finden Bücher über TPSC. Können Sie mir einige Bücher Titel / Autors. Bitte, wenn Sie haben einige docs teilen. Ich werde sehr greatefull. Vielen Dank im Voraus.
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top