VHDL-und Verilog Testbench

E

ee_wmkab

Guest
Hallo Freund, ich bin neu in VHDL und Verilog. Kann jemand einige Informationen dazu, wie Sie schreiben Testbench in diesen beiden lanuage? BR Keith
 
Sie können einen Verilog-Modul instanziiert in VHDL direkt, wie es für VHDL-Modul durchgeführt werden kann. oder viseversa. Einfach zu erstellen, da Sie regelmäßig ... aufwendige Top-Level Testbench .. simlate kompilieren ... das gilt für Trittfrequenz nc ... Ich weiß nicht, über andere Instrumente
 
nur durch das Buch von ASIC douglous Schmied gehen. es ist sehr gut und man kann beide Sprachen gleichzeitig zu vergleichen.
 
dieser doc von Xilinx zeigt, wie effektiv Testbenches zu schreiben. h ** p: / / direct.xilinx.com/bvdocs/appnotes/xapp199.pdf
 
Gehen Sie einfach thro die Verilog VHDL & ebooks in der edaboard.com Sie erhalten bessere Beispiele in die Bücher bekommen
 
Hallo Keith, Ziel der Testbench ist die Funktionalität des Device Under Test (DUT) zu überprüfen, so müssen Sie die verschiedenen möglichen Eingänge für DUT erzeugen und beobachten Sie die Ausgänge des Prüflings. Ein Weg, um sicherzustellen, dass DUT sich richtig verhält ist mit dem Ausgang mit dem erwarteten Ausgang für die Eingänge vorgesehen DUT vergleichen. Sie können Verhaltensmodell aus DUT Nutzung zur Erzeugung erwartete Ergebnisse. Sie können instanziieren der Prüfling in Ihrer Testbench und fahren ihre Eingänge von Testbench. Sie können die Bücher für eine detaillierte Beschreibung verweisen. Wenn Sie einige konkrete Zweifel haben, wenden Sie per Post. Regards, Jitendra
 
Ja, durch th Buch writting testbanches die aviliable ist in ebook Upload Download-Bereich foroum gehen
 
Dear All, Vielen Dank für Ihre wertvolle Ratschläge. Ich denke, das werde ich ein Buch von VHDL-und Verilog für die Testbench finden. Vielen Dank! Keith
 
"Schreiben Prüfstände" ist ein gutes Buch zu lesen und hat eine Menge von Methoden und implemration tecqniques
 
Hallo, Sie können die Bücher von J. Bhaskar und Samir palnitkar verweisen. Diese r die Bücher, die einige Informationen über Testbenches haben. Bei Interesse können auch u ASIC-world.com
 
Nun, man könnte Schreiben Sie eine Testbench für einen Entwurf ein Streit kommt es auf das Design selbst sein. Nun, wenn Sie ernsthaft lernen, wie man eine Testbench zu bauen, lass es mich wissen und ich kann Ihnen helfen, indem Sie dem richtigen Weg sind.
 
Sie können die Bücher in diesem Forum zu suchen. 1. Funktionale Verifikation von HDL-Modelle (scaned von Roman). Pdf 2. Ein Verilog HDL Prüfstand Primer.pdf 3. Wie schreibe ich testbench.pdf
 
Es gibt einige kostenlose Tools Testbench Generierung. Google für sie. Sie können viel Testbench Beispiele zusammen mit Erklärungen @ www.testbench.in Geldbuße
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top