VHDL Schaltung zur Erfassung 8-Bit-Eingänge Veränderungen

[Mercury]

Hallo! Ich möchte ein VHDL-Schaltung (Xilinx 9500 CPLD, WebPack 5.2), dass die IRQ-Ausgang gesetzt würde, wenn eine der acht Eingänge (Din: in std_logic_vector (7 downto 0) ändert sich Staat. Die IRQ sollte an der steigenden Flanke des STR-Eingang gelöscht werden. Das Problem ist, dass ich nicht detech Vektor-Eingang Veränderungen und ich kann es nicht ändern Zustände eines Ausgangs aus beiden Prozessen. George

 

[Al Farouk]

Das Problem ist einfach können Sie Ihren Code veröffentlichen, damit wir helfen können.

 

[Vonn]

Ich denke, das Problem könnte sein, dass Sie die Eingänge in Ihrer Sensibilität Liste gesetzt zu vergessen; i gesagt werden kann, weil ich dieses Problem konfrontiert haben, bevor und es war aus diesem Grund

 

[Al Farouk]

Wenn das Problem durch die Einbeziehung des Elements in der sensitiviy Liste, wird Modell sim warnen, dass das Element enthalten sollte withtin der Liste sein.