VHDL-Code für MUX (1-16)

[sumant.thapliyal]

VHDL-Code für MUX (1-16)

 

[vinodkumar]

hallo wht do u bedeuten kann u geben mehr details.byeee

 

[arunapai]

Was ist Ihre spec? Wie wollen die MUX zu realisieren?

 

[lordsathish]

Hallo dies ist ein 8x1-Mux ... können Sie 16x1 von ihm ... Bibliothek IEEE, die Nutzung ieee.std_logic_1164.all, die Nutzung ieee.std_logic_arith.all; ENTITY Mux ist Port (s: in std_logic_vector (2 downto 0); inp: in std_logic_vector (7 downto 0); op: aus std_logic); END ENTITY Mux, - ARCHITEKTUR VON Mux Mux ist BEGIN Prozess (s, INP) beginnen Fall ist, wenn s "000" => opopopopopopopop

 

[vinodkumar]

hallo u tun müssen demux 1x16.byeee

 

[gck]

hallo, erhalten Sie die Idee für ur-Code von jedem VHDL Buch. Da es sich um eine Grundeinheit digitales System. Jedes Buch hat dieses atleast

 

[vizard356]

[Quote = lordsathish] Hallo dies ist ein 8x1-Mux ... können Sie 16x1 von ihm ... Bibliothek IEEE, die Nutzung ieee.std_logic_1164.all, die Nutzung ieee.std_logic_arith.all; ENTITY Mux ist Port (s: in std_logic_vector (2 downto 0); inp: in std_logic_vector (7 downto 0); op: aus std_logic); END ENTITY Mux, - ARCHITEKTUR VON Mux Mux ist BEGIN Prozess (s, INP) beginnen Fall ist, wenn s "000" => opopopopopopopop