Verilog-A Knoten Kapazität Problem

[unluerdincer]

Hallo, ich bin mit Verilog-A, eine mit drei Anschlüssen (3 Knoten) Schalter in CADENCE generieren. Meine Verilog-A-Datei generiert die richtige IV Eigenschaften, die ich erwarte, aber wenn ich auf die Fan-Out (FO) von einem Gerät zu simulieren versuchen, merkte ich, dass Cadence erfasst nicht definiert Gatekapazität Wert in Verilog-A. Um die Verzögerung zwischen einem FO4 und FO16 erfassen, muss ich Knoten Kapazität auf meine Verilog-A-Modell hinzufügen. Ich habe versucht, ihn zu definieren als Parameter, aber schaffte es nicht in Cadence arbeiten. Haben Sie irgendwelche Vorschläge, wie ich konnte meine Gate-Kapazität in Verilog zu definieren haben, so dass Cadence erfassen kann die Fan-Out? Dank

 

[pavel_adameyko]

Hallo, ich unluerdincer Sie versucht haben, etw so wie ich (net1, net2)

 

[unluerdincer]

Hallo pavel_adameyko, bin ich mit look up tables, meine IV Eigenschaften zu definieren, so habe ich nicht "C" in meinen Gleichungen. Ich habe versucht die Definition cgs wie folgt aus (* desc = "Gate-Source-Kapazität", units = "F" *) real cgs, konnte aber nicht die Cadence-Simulator, sie zu erkennen. Ich kenne keinen anderen Weg, um Gate-Kapazität zu definieren. Haben Sie irgendwelche Vorschläge? Dank Dincer

<span style="color: grey;"><span style="font-size: 10px">---------- Beitrag um 09:07 Uhr hinzugefügt ---------- Vorheriger Beitrag wurde um 08:53 Uhr --- -------</span></span>
Hallo pavel_adameyko, ich bin mit look up tables, meine IV Eigenschaften zu definieren, so habe ich nicht "C" in meinen Gleichungen. Ich habe versucht die Definition cgs wie folgt aus (* desc = "Gate-Source-Kapazität", units = "F" *) real cgs, konnte aber nicht die Cadence-Simulator, sie zu erkennen. Ich kenne keinen anderen Weg, um Gate-Kapazität zu definieren. Haben Sie irgendwelche Vorschläge? Dank Dincer