VERIFY ASYNC fifo in Verilog - Anzeiger Umsetzung

[hzhang96]

Ich versuche, eine Testbench & Testfall in SystemVerilog schreiben
zu überprüfen, einen asynchronen FIFO.
Könnte jemand bieten einige Beispiel-Code?
Wie teste ich das Szenario des Schreibens und Lesens simutnously?
Wie kann ich umsetzen oder rufen Sie den Anzeiger?
Danke!
kitty

 

[ljxpjpjljx]

OVL versuchen, kann es Ihnen viele Beispiele!