um den Prozess der 0.09u von TSMC

A

arsenal

Guest
Ich habe eine Bandlücke in 0,13 und 0.09um konzipiert, zeigt Simulationsergebnisse der in 0,13 um gut funktioniert und die Variation der Ausgang ist weniger als 5 mV, während die Temperatur Sweeps von -50 bis 150 ° C unter 1,6 V und 3,6 V Spannungsversorgung jeweils jedoch der in 0.09u scheint viel worse.When I kompensiert der Temperaturkoeffizient bei 3.6V Versorgungsspannung und gewinnen Sie einen Fehler von weniger als 3 mV, wenn von -50 bis 150 ° C gefegt, zeigt es eine viel größere Variation Fehler von etwa 15mV in diesem Bereich Temeratur bei 1,6 V Versorgungsspannung und des kompensierten Temperatur-Koeffizient, die ein wenig positiver ist 3.6v geht negtive bei 1.6V. jemand kann mir sagen, was zu tun ist, um diesen Fehler zu verschiedenen vdd zu minimieren? Gibt es einen Trick in 90nm Design? danke [size = 2] [color = # 999999] Hinzugefügt nach 1 Stunde 34 Minuten: [/color] [/size] Problem gelöst. dann möchte ich wissen, was ist das Hauptanliegen in 90nm Design?
 
kann Ihnen sagen, wie haben Sie das Problem gelöst? was ist los?
 
es liegt nicht an PSRR und i resimualte die Charakteristik des pnp und erhöhte die Emitter-Strom
 
[Quote = Arsenal] Ich habe eine Bandlücke in 0,13 und 0.09um konzipiert, zeigt Simulationsergebnisse der in 0,13 um gut funktioniert und die Variation der Ausgang ist weniger als 5 mV, während die Temperatur Sweeps von -50 bis 150 ° C unter 1,6 V und 3,6 V Stromversorgung bzw. jedoch die in 0.09u viel worse.When I kompensiert der Temperaturkoeffizient bei 3.6V Versorgungsspannung und gewinnen Sie einen Fehler von weniger als 3 mV, wenn von -50 bis 150 ° C gefegt scheint, zeigt es eine viel größere Variation Fehler von etwa 15mV in diesem Bereich bei 1,6 V Temeratur Stromversorgung und kompensierten Temperatur-Koeffizient, die ein wenig positiver ist 3.6v geht bei 1.6V negtive. jemand kann mir sagen, was zu tun ist, um diesen Fehler zu verschiedenen vdd zu minimieren? Gibt es einen Trick in 90nm Design? danke [size = 2] [color = # 999999] Hinzugefügt nach 1 Stunde 34 Minuten: [/color] [/size] Problem gelöst. dann möchte ich wissen, was ist das Hauptanliegen in 90nm Design? [/quote] Happy yo wissen, dass Ihr Problem gelöst ist. Allerdings habe ich eine Frage. Warum Sie verwenden 1.6V oder gar 3.6V für 90-nm-Prozess Vdd? Ich denke, es Exzesse der Durchbruchspannung 90nm bereits. Dank Scottie
 
Ich habe eine Bandlücke in 0,13 und 0.09um konzipiert, zeigt Simulationsergebnisse der in 0,13 um gut funktioniert und die Variation der Ausgang ist weniger als 5 mV, während die Temperatur Sweeps von -50 bis 150 ° C unter 1,6 V und 3,6 V Spannungsversorgung jeweils jedoch der in 0.09u scheint viel worse.When I kompensiert der Temperaturkoeffizient bei 3.6V Versorgungsspannung und gewinnen Sie einen Fehler von weniger als 3 mV, wenn von -50 bis 150 ° C gefegt, zeigt es eine viel größere Variation Fehler von etwa 15mV in diesem Bereich Temeratur bei 1,6 V Versorgungsspannung und des kompensierten Temperatur-Koeffizient, die ein wenig positiver ist 3.6v geht negtive bei 1.6V. jemand kann mir sagen, was zu tun ist, um diesen Fehler zu verschiedenen vdd zu minimieren? Gibt es einen Trick in 90nm Design? danke [size = 2] [color = # 999999] Hinzugefügt nach 1 Stunde 34 Minuten: [/color] [/size] Problem gelöst. dann möchte ich wissen, was ist das Hauptanliegen in 90nm Design?
 
kann Ihnen sagen, wie haben Sie das Problem gelöst? was ist los?
 
es liegt nicht an PSRR und i resimualte die Charakteristik des pnp und erhöhte die Emitter-Strom
 
[Quote = Arsenal] Ich habe eine Bandlücke in 0,13 und 0.09um konzipiert, zeigt Simulationsergebnisse der in 0,13 um gut funktioniert und die Variation der Ausgang ist weniger als 5 mV, während die Temperatur Sweeps von -50 bis 150 ° C unter 1,6 V und 3,6 V Stromversorgung bzw. jedoch die in 0.09u viel worse.When I kompensiert der Temperaturkoeffizient bei 3.6V Versorgungsspannung und gewinnen Sie einen Fehler von weniger als 3 mV, wenn von -50 bis 150 ° C gefegt scheint, zeigt es eine viel größere Variation Fehler von etwa 15mV in diesem Bereich bei 1,6 V Temeratur Stromversorgung und kompensierten Temperatur-Koeffizient, die ein wenig positiver ist 3.6v geht bei 1.6V negtive. jemand kann mir sagen, was zu tun ist, um diesen Fehler zu verschiedenen vdd zu minimieren? Gibt es einen Trick in 90nm Design? danke [size = 2] [color = # 999999] Hinzugefügt nach 1 Stunde 34 Minuten: [/color] [/size] Problem gelöst. dann möchte ich wissen, was ist das Hauptanliegen in 90nm Design? [/quote] Happy yo wissen, dass Ihr Problem gelöst ist. Allerdings habe ich eine Frage. Warum Sie verwenden 1.6V oder gar 3.6V für 90-nm-Prozess Vdd? Ich denke, es Exzesse der Durchbruchspannung 90nm bereits. Dank Scottie
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top