UART 20Mbps .. PCI ... FPGA ... Mögliche?

S

Sink0

Guest
Hallo, Ich brauche etwas Hilfe. Ich muss eine PC/104 Plus mit vielen Sensoren koppeln. Ich werde RS485 für diese Aufgabe verwenden, aber die Onboard-UART des PC/104 ist zu langsam. Ist es möglich, eine UART-Schnittstelle mit so etwas wie Baud-Rate 20Mbps 10Mbps oder 2 Baudrate Häfen zu schaffen, um über PCI mit PC/104 wih einem FPGA comunicate? Wenn ja einen Rat? Möchten CPLD eine bessere Wahl sein? Was ist das Minimum Anforderungen der CPLD / FPG müssen diese Aufgabe acomplish würde? Danke
 
Die UART-Empfänger braucht eine Überabtasttakt mit zB Faktor 8 der Baud-Rate. Dies ist eher einfach, mit einem FPGA, die Frequenzvervielfachungsmittel PLLs hat zu erreichen. Aber ein CPLD mit einer geeigneten Uhr CNA tun es auch.
 
Ist das möglich, es EP1C3 mit 144 Pins auf 250Mhz laufen zu implementieren? Wenn nicht wht würden die Anforderungen minimun sein, um diese "PCI-zu-UART" Konverter laufen und laufen die UART mit 10 oder 20 Mbps Übertragungsrate? Kann ich diese Aufgabe nur mit dem FPGA oder brauche ich ein anderes Gerät? Sollte ich einen PCI-Controler als PCI-9030 von PLX-oder FPGA damit umgehen kann allein? Vielen Dank!
 
EP1C3 wäre OK. Aber Sie sollten sich nicht in die komplette Konstruktion bei 250 MHz (oder besser eine ganze Zahl mehrfach von 20 MHz), nur die UART-Empfänger. Sie benötigen mindestens eine serielle Konfiguration Gerät (und ein 1,5 V Core-Spannung Regler), um den FPGA zu betreiben. MAX II könnte eine weitere Option sein, es hat nicht-flüchtigen Speicher-Konfiguration, aber es keine PLL, es wäre also eine schnelle Taktoszillator müssen. Sie können den Eingangstakt Anforderung zu 4x Fbaud reduzieren, indem der UART-Empfänger-Frontend auf beiden Taktflanken, aber es macht das Design komplexer und wahrscheinlich wird nicht empfohlen, wenn Sie neu in diesem Zeug sind.
 
Ich werde diesen PCI/104-Karte mit einem Breakout-Board Prototyp. Es kommt mit einem EP1C3T144C8, 1,5 V und 3,3 V Spannung und einer regulatiors 50Mhz Oszillator. Welche Frequenz haben Sie sugest Sistem zu laufen? Sollte ich die Oszillator? Ich könnte einen EP3C10 aber es kostet 30USD mehr und es kommt mit EPCS4. Wie werde ich nicht auf dieses Board in meinem endgültige Design zu verwenden i dont denke, es wird notwendig sein, wie ich die Konfiguration an meinem Gerät peripherycal Brett platzieren können. Sollte ich ok, wenn ich das FPGA mit so etwas wie 4cm von meiner PCI-Bus zu platzieren? Vielen Dank!
 
EP1C3 mit 50 MHz Takt sollte OK sein, kann man zB 160 MHz mit dem FPGA-interne PLL generiert. Benötigen Sie zusätzlich eine Konfigurationseinrichtung (EPCS1 bzw. ST / Numonyx P25M10) für das endgültige Design. 4 cm Abstand hört sich gut an, weil es Probleme mit nicht abgeschlossenen Spuren vermeidet.
 
Woa! Das ist wirklich hilft. Jetzt habe ich einen Startpunkt. Jetzt muss ich nur noch Ihre Logik zu replizieren, dass Zyklon verstehen. Nur eine Frage. Ich weiß, dass es unmöglich ist, vorherzusagen, aber gibt es eine Äquivalenz zwischen Xinlix Toren und Altera Logic Elements? Wie Sie 14% der Tore benutzte ich weiß nicht, ob 2910 LEs auch genug wären. PS: Ich wurde am mit der Planung EPCS1 aber was ist ST / Numonyx P25M10 und für wht werde ich es brauchen? Vielen Dank für die Hilfe!
 
sie sollten etwas über haw manhy Tore Äquivalent ihrer FPGA ist. Dies ist etwa die gleiche Anzahl wie bei Xilinx + / -50% ist.
 
P25M10 ist ein Ersatz für EPCS1. Für übliche Logik, können Sie ziemlich ähnlich LE zählt für Xilinx und Altera erwarten, denke ich. Aber der einfachste Weg ist, um das Design ein und kompilieren sie für den Test.
 
Vielen Dank für all die Hilfe! Sobald ich kein Ergebnis bekommen ich werde hier posten. Nur eine Frage. Ist Nios II eine Hardware-MCU oder eine SoftMCU, die auf Altera-FPGA implementiert werden können. Wenn Sie ein Altera-FPGA kaufen Sie haben zu wählen, wenn es mit NIOS II kommt? Vielen Dank!
 
Nios II ist reine Software, die gleichen wie Xilinx MicroBlaze.
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top