S
sameem_shabbir
Guest
Ich habe Uhrenoszillators von 100MHz auf meinem FPGA-Board.
Ich habe zeitlichen Zwänge Uhr angegeben (Max freq 100MHz) in meinem UCF-Datei
Hower Synthese gibt die maximale Frequenz von 54MHz im Synthesebericht
Und ich bekomme die Warnung aus, wenn Umsetzung Design ausgeführt wird,
Ein oder mehrere timimg Einschränkungen sind nicht erfülltWie soll ich machen ISE durch diese Beschränkungen einhalten.
Oder ist es so, dass die Max-Faktor gegeben in Synthesebericht doesnot Angelegenheit.
Ich habe zeitlichen Zwänge Uhr angegeben (Max freq 100MHz) in meinem UCF-Datei
Hower Synthese gibt die maximale Frequenz von 54MHz im Synthesebericht
Und ich bekomme die Warnung aus, wenn Umsetzung Design ausgeführt wird,
Ein oder mehrere timimg Einschränkungen sind nicht erfülltWie soll ich machen ISE durch diese Beschränkungen einhalten.
Oder ist es so, dass die Max-Faktor gegeben in Synthesebericht doesnot Angelegenheit.