Jun 30, 2011 #1 J jonxen Guest Wer weiß, wie man die Zeit-interleaved Probenahme auf FPGA mit VHDL oder C-Code zu implementieren?
