F
flysnows
Guest
These: Ein 8Bit 150MHz CMOS AD-Wandler Diese Dissertation präsentiert einen 8-Bit, 5-stufige Pipeline und verschachtelt, dass ADC analogen Verarbeitung führt nur durch Open-Loop-Schaltungen wie Differenzpaare und Quelle Anhänger, wodurch eine hohe Conversion-Rate. Das Konzept der "gleitenden Interpolation" wird vorgeschlagen, die Notwendigkeit für eine große Anzahl von Komparatoren oder Interstage Digital-Analog-Wandler und Verstärker Rückstand zu vermeiden. Die Pipeline umfasst zwischen den Stufen verteilt, so Beprobung der Linearität-Speed-Trade-offs in der Sample-and-Hold-Funktionen zu entspannen. Diese Arbeit wird auch ein "Taktflanke Umwidmung" Technik, Timing Mismatch Fragen unterdrückt in verschachtelten Systemen. Darüber hinaus zur Verminderung der integrale Nichtlinearität Fehler (INL) mit vernachlässigbarer Geschwindigkeit oder Leistung Strafe, eine "Reinterpolation"-Methode vorgeschlagen.