$ System () in Verilog HDL

[sakthi_tallika]

Hat jemand weiß um die $ system ()-System Aufgabe in Verilog? lass es mich wissen die Liste der Argumente für diese Aufgabe verwendet - sakthi

 

[naveen reddy]

hai sakthi i dont think gibt es ein System Aufgabe als $ system () in Verilog, in welchem Kontext u suchen für sie

 

[sakthi_tallika]

Auch habe ich nie benutzt / heared zu dieser Aufgabe. Aber in einem unserer Kunden-Umgebung diese Aufgabe verwendet wird. Grundsätzlich wird diese Aufgabe verwendet werden, um OS-Befehl auszuführen. In unserem env, verwenden wir diesen Befehl, um das System-Datum (Unix-Befehl "date") zu erhalten. regards, Sakthi.

 

[chandhramohan]

Hallo Sakthi, $ system () ist keine verilog eingebaute Aufgabe, könnte es eine benutzerdefinierte PLI System-Task in der verilog Testbench aufgerufen werden. Welche wird während der Kompilierung / Simulation aufgerufen werden und führt UNIX / C-Programm durch den Benutzer, die inturn werden Druckvorgang wird die Uhrzeit, Datum geschrieben. Hoffen, dass Ihr Zweifel beseitigt ist. Grüße Chandhramohan

 

[sakthi_tallika]

I hv überprüft auch, bevor Sie einen querry. Ich bin nicht zu sehen, alle PLI in meinem env. Es ist ein reines verilog. Ich bin mir nicht sicher, ob dieses neue System-Task in V2K hinzugefügt wird.

 

[aji_vlsi]

www.noveldv.com [/url] * einen pragmatischen Ansatz zur VMM 2006 ISBN 0-9705394-9-5 Adoption [ url] http://www.systemverilog.us/ [/url] * SystemVerilog Assertions Handbook * Bei Verwendung von PSL / Sugar

 

[foster_cn]

$ System () ist eine integrierte in PLI, die durch EDA Anbieter unterstützt wird, so brauchen Sie keine zusätzlichen Code für den $ system (write) Aufgabe aufrufen.

 

[funzero]

Sie können es in Trittfrequenz Verilog-XL nennen.