synchrone und asynchrone

S

s_vlsi

Guest
kann mir jemand sagen, der Unterschied zwischen Synchron-und aynsynchronous Reset mit dem Verilog-Code? die Reset sollten wir gehen? :: Thanks & Regards
 
Im synchronen eine Reset geschieht nur, wenn Uhr aktiv ist (entweder auf + ve gehen oder-ve gehen Puls). dh: Sie haben das Reset-Signal, bis die Taktflanke Proben sich ausdrückte. Aber in asynchroner Reset zurückgesetzt passiert sofort.
 
plz auch schreiben abt die Übertragung dh Synchrone und asynchrone Übertragung.
 
Wenn die Übertragung synchrounous wird es einige Referenz-Signal (Clock), die die Kollegen in der Kommunikation Schritt im Einklang beteiligten macht. Die ICSP Verbindung von der PIC-Programmierer, die uC ist synchron, weil es einen Referenztakt in ICSP. Bei der asynchronen Übertragung wird es keine solche Referenzprojekt Signal sein. Zum Beispiel RS232 kein Taktsignal at-all. [Quote = zainmirza] plz auch schreiben abt die Übertragung dh Synchrone und asynchrone Übertragung. [/Quote]
 
Synchron: always @ (posedge clk) begin if (rst == 0) ...... anderes .............. Ende asynchron: always @ (posedge clk oder negedge rst) Ich denke, Synchron ist besser bei den meisten Anwendungen.
 
Im Fall der Erlangung einer asynchronen Eingang, ist der Weg zu machen, ohne Metastabilität synchronisieren, um doppelte Flop des asynchronen Eingangs-und dem Ausgang des zweiten Flop im Design zu verwenden. Das gleiche Verfahren gilt auch für ein Signal durchlaufen von einer Taktdomäne zum anderen.
 
Asynchornous zurückgesetzt wird, unabhängig von Takt-und Reset handeln .. verwenden, wenn reset = 1, dann .. elsif (alway @ Uhr) .. Im synchronen reset .. Nur wenn die Uhr aktiv ist (postive oder negative) .. und Reset wird handeln, wenn (alwy @ clocl) if (reset) .. sorry ich bin nicht gut in Verilog .. u auf diese Weise zu schreiben .. Grüße Shankar
 
Im Namen Gottes diffrences sind: 1) asynchronen hat keine Uhr und auf der Grundlage Toren Verzögerung statt Flip-Flops. 2) asynchronen wird nicht von CAD-Tools unterstützt, so ist es nicht klug, um asynchrone Design. 3) für mehr Informationen über die asynchrone Entwicklung beziehen sich auf ASCnotes.pdf im Web. Was
 
einige Punkte abt zurückgesetzt synch. und Async 1. Asynch reset schnell zu vergleichen, um Sync, dauert weniger Hardware, benötigt weniger Leistung, aber die Chancen sind für Timing-Verletzung für Async zurückgesetzt.
 
Clock und ohne Uhr! Dies ist die einfachste def .....
 
Hallo Synchronous Reset Mittel, um den Reset mit der Taktflanke (entweder pos oder neg) Probe Während Asynchronous Reset bedeutet zurückgesetzt, wann immer die Reset-Zustand aktiv ist. Ein wichtiges Thema auf Asynchronmotor zurückgesetzt ist, dass es synchrnously aus dem Modul-Reset-Eingang entfernt e und dies wird als ein Problem der Systemintegration betrachtet. folgende Verilog ist richtig
synchron: always @ (posedge clk) begin if (rst == 0) ...... anderes .............. Ende asynchron: always @ (posedge clk oder negedge rst)
Click to expand...
Für die digitale IC-Design, haben wir stets die asynchrnous Reset für synchrone Übertragung bedeutet, dass das Taktsignal mit der Daten übertragen werden, während asynchrone ein Mittel keine Uhr info überhaupt. In asynchrnous Übertragung wird Clock fom Daten mit CDR-Schaltung (clock-data recovery) und dann Daten mit Uhr des Empfängers Domäne mit 2 FF synchronisiert erneut extrahiert die mindestens Dank
 
Verstehen Sie die Worte: Synchron & Asynchronous Sie werden dann verstehen, die Grundlage der Synchronous & Asynchronous - nichts. Polymath
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top