Steigende und fallende Flanke Erkennung anhand von SystemVerilog Makros?

[lithium]

Ich habe versucht, ein Makro für diesen Artikel schreibe, sondern lief in Probleme, wenn ich eines schrieb für fallende Flanke, weil der Re-Deklaration Zwischen Logik / / Rising Edge Detection Logic `definieren RISE_EDGE_DET (out, in, Uhr, rst_b) \ begin \ Logik inF ; \ `MYFF (inf, in, Uhr, rst_b) \ / / Steigende Flanke Erkennung \ always_comb out = in & ~ inf; \ end Wenn ich ein ähnliches erklären für fallende Flanke, habe ich mit einem Signal unterscheidet sich von inF als Compiler beschwert, dass es wurde zweimal erklärt. Gibt es eine Möglichkeit, um diese generischen statt der Definition einer 'module'?

 

[lithium]

Ich dachte mir, es .... Wir müssen in `` F / / Rising Edge Detection Logic verwenden `definieren RISE_EDGE_DET (out, in, Uhr, rst_b) \ begin \ Logik in `` F; \` MYFF (in `` F, in, Uhr, rst_b) \ / / Steigende Flanke Erkennung \ always_comb out = in & ~ in `` F; \ end Getestet habe ich diese und es funktioniert!