SPARTAN-3 F-LUT und G-LUT

[pstar]

Hallo, für Spartan-3 Wir haben CLB und in jedem CLB gibt es LUTs. Ich kenne alle Komponenten in jedem CLB aber in jedem CLB gibt es 8 4-Bit Eingangs-LUTs. Diese LUTs genannte G-LUT und F-LUT. Ich will wissen, was drin ist jeder LUT? denn wenn ich anderes Design wie AB oder ((ABCD) + (A + B + C + D)) immer noch dieselbe Anzahl von Toren Nutzung sowohl für Design! So Ich mag wissen, was genau in jedem LUT? I konnten keine informtion in Spartan-3 Datenblätter über in diesen LUTs. Sind diese LUTs (Look-Up Table) sind einfach ein Block des Speichers enthält eine komplette Tabelle aller möglichen Input-Kombinationen oder etwas anderes? Wenn jemand weiß, über archtucture dieser LUTs lass es mich wissen. Vielen Dank Pouya!

 

[yego]

Es ist kein Geheimnis in der Scheibe. Wählen Sie die DS099.pdf Dokument (Spartan-3 FPGA Familie: komplette Datenblatt) von der Xilinx Website und schauen Sie sich die Seite Nr. 11. Offensichtlich haben Sie nicht rot alle wichtigen Dateien Regards, Yego

 

[Big Boy]

Eine Gleichung, um eine Wahrheitstabelle zu übersetzen. Das heißt, die LUT einfach eine Look-Up-Tabelle, die die Eingänge zu nehmen, und nach ihm, sehen Sie in einer Tabelle und Ausgang entweder eine 0 oder 1. ein 4-Eingangs-LUT ist einfach ein 16x1 ROM-ähnliche Struktur. Also, ob Sie eine einfache Gleichung wie AB oder eine komplexere therm (die bis zu 4-Eingang), werden beide mit einem kompletten LUT. Gates-Auswertung ist sehr approximative. Die Software zählen nur die Anzahl der LUT, FF, ... verwendet und konvertiert diese zu einer Reihe von Toren. Es ist nicht an Originalschauplätzen Gleichungen zu suchen.