Smartmodel Frage bezüglich Design mit xinlinx isev4

[zhoury]

Hat jemand Erfahrung in Simulation mit smartmodel und Design mit xinlinx isev4. Ich möchte ein Board-Level-Simulator-Umgebung konstruieren mit diesen beiden Werkzeugen. Ich brauche mit smartmodel das 386 Modell-und FPGA entwickelt mit xinlinx. Wie kann ich dies tun?

 

[mab]

i nie benutzt, sondern von dem, was ich gelesen längst in Synopsys docs, müssen Sie zusammen in einer geeigneten Simulationsumgebung der 386 BFM (Bus Functional Model) und die Xilinx VHDL-Code. Dann schreiben Sie einige Simulation Zyklen für die 386 und lassen Sie die Simulations-Engine ausführen und beobachten Sie, wie Ihr FPGA reagieren.

 

[jeck]

Wer weiß, wie USB-Bus Smart Modellsimulation Code zu bekommen? Ich brauche einen Testbench auf USB-Design zu simulieren. Bitte helfen Sie mir! Vielen Dank im Voraus!