Signale zwischen Unternehmen in VHDL

[kgeorge123]

Zunächst einmal bin ich nicht sicher, ob Sie instanziiert die beiden Unternehmen in der Top-Level-Einheit haben.
Zuvor portmapping Sie brauchen, um als Komponente zu instanziieren und dann die Signale portmapping wird die Arbeit zu tun.Sie müssen ein drittes Signal erzeugen sagen X

und dann

Portmap (Eingangssignal => X)
Portmap (Ausgangssignal => X)

Die Signale sind wie nur Drähte im Inneren der obersten Ebene entity.And können Sie nicht portmap Häfen von Einrichtungen ohne Instanziierung sie als eine Komponente.

 

[alexz]

Das ist die Art und Weise exaclty Ich tue es, aber es funktioniert nicht, weil in thefirst Unternehmen arbeiten, die signla ist aus, aber in der zweiten wird das Signal auf
Theere Zwischenzeiten ist ein Signal in der oberen Ebene.

 

[Vivek]

ru immer irgendwelche Fehler beim Kompilieren ur-Code?wenn ja, geben Sie bitte die Fehlermeldung, dann ist es leicht zu nehmen auf den Fehler wird.Grundsätzlich what u gesagt richtig ist, sollte es funktionieren.möglicherweise gibt es eine einfache Fehler im Code.

 

[alexz]

wenn ich Zahl der Stellen, wo 2 von ihnen sind in 1 instanziiert.
Es ist ein Ausgang von einem 1 instanziiert wird mit dem Eingang eines anderen durch ein Signal in einer Top-Level.
Wie soll das in Bezug auf die in / out Erklärung dieses Signal?

port map (mysignal => outsignal, ...

port map (mysignal => insignal, ...eventially die outsignal sollte der insignal angeschlossen werden.
Wenn ich die insignal als Eingabe-und die Out-Signal als Output in diesen Gebieten zu erklären, funktioniert es nicht.

grundsätzlich an, dass es für eine Adresse Decoder.
wo die outsignal ist ein Ausgang aus der Decoder, der den Eingang eines peripheren geht